Docket No. 243970US2

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Takashi KURAFUJI			GAU:		
SERIAL NO: New Application			EXAMINER:		
FILED:	Herewith				
FOR:	BANK CONTROL CIRC DESIGNING METHOD	UIT, CACHE MEMORY DEV	ICE AND	CACHE MEMORY DEVICE	
REQUEST FOR PRIORITY					
COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313					
SIR:					
☐ Full benefit of the filing date of U.S. Application Serial Number , filed , is claimed pursuant to the provisions of 35 U.S.C. §120.					
☐ Full benefit of the filing date(s) of U.S. Provisional Application(s §119(e): Application No.			is claimed p <u>Date l</u>		
Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.					
In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:					
COUNTRY Japan		<u>APPLICATION NUMBER</u> 2003-050555		MONTH/DAY/YEAR ebruary 27, 2003	
Certified copies of the corresponding Convention Application(s) are submitted herewith					
☐ will be submitted prior to payment of the Final Fee					
☐ were filed in prior application Serial No. filed					
were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.					
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and					
☐ (B) Application Serial No.(s)					
☐ are submitted herewith					
☐ will be submitted prior to payment of the Final Fee					
			Respectful	ly Submitted,	
				PIVAK, McCLELLAND, NEUSTADT, P.C.	
(G) mM Guland				C/m) MGruns	
			Marvin J. Spivak		
Customer Number			Registration No. 24,913 C. Irvin McClelland		
22850		Registration Number 21 124			

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 2月27日

出願番号

Application Number:

特願2003-050555

[ST.10/C]:

[JP2003-050555]

出 願 人
Applicant(s):

三菱電機株式会社

2003年 3月24日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 542373JP01

【提出日】 平成15年 2月27日

【あて先】 特許庁長官殿

【国際特許分類】 G06F 12/08

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】 倉藤 崇

【特許出願人】

【識別番号】 000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】 100089233

【弁理士】

【氏名又は名称】 吉田 茂明

【選任した代理人】

【識別番号】 100088672

【弁理士】

【氏名又は名称】 吉竹 英俊

【選任した代理人】

【識別番号】 100088845

【弁理士】

【氏名又は名称】 有田 貴弘

【手数料の表示】

【予納台帳番号】 012852

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要



【書類名】 明細書

【発明の名称】 バンク制御回路及びキャッシュメモリ装置、並びにキャッシュメモリ装置の設計方法及びマイクロプロセッサの設計方法

【特許請求の範囲】

【請求項1】 キャッシュ容量を示す信号が入力され、メインメモリのコピーデータを記憶する複数のキャッシュメモリと接続可能なバンク制御回路であって、

前記信号に基づいて、接続されたキャッシュメモリから少なくとも一つのキャッシュメモリを選択し、選択した前記少なくとも一つのキャッシュメモリへの外部からのアクセスを許可する、バンク制御回路。

【請求項2】 請求項1に記載のバンク制御回路と、

前記バンク制御回路に接続された少なくとも一つのキャッシュメモリと を備え、

前記バンク制御回路は、1回のアクセスで1つのキャッシュメモリのみにアクセスされるように、選択したキャッシュメモリへの外部からのアクセスを制御する、キャッシュメモリ装置。

【請求項3】 前記信号に基づいて、前記バンク制御回路に接続されたキッシュメモリへの電源供給を制御する電源制御回路を更に有し、

前記電源制御回路は、前記バンク制御回路に接続されたキャッシュメモリのうち、前記バンク制御回路が選択したキャッシュメモリのみに電源を供給する、請求項2に記載のキャッシュメモリ装置。

【請求項4】 前記キャッシュメモリ装置には、前記メインメモリのアドレスを示し、タグ及びインデックスを含むキャッシュアドレスが入力され、

前記キャッシュアドレスにおいて、タグ及びインデックスが占めるビット位置 は固定であって、

前記バンク制御回路に接続されたキャッシュメモリは、前記キャッシュアドレス中のインデックスをアドレスとするタグメモリを有し、

前記タグメモリは前記キャッシュアドレス中のタグを記憶し、

前記バンク制御回路が選択したキャッシュメモリへの外部からのアクセスの際

に、前記キャッシュメモリ装置に入力される前記キャッシュアドレス中のインデックスと、そのインデックスが示すアドレスに記憶されている前記タグメモリ内のデータとを連結して、コピーバックアドレスを生成し出力するキャッシュ周辺 回路を更に備え、

前記メインメモリに対する書き込み方式には、前記コピーバックアドレスが用いられるコピーバック方式が採用される、請求項2及び請求項3のいずれか一つに記載のキャッシュメモリ装置。

【請求項5】 前記キャッシュメモリ装置には、前記メインメモリのアドレスを示し、タグ及びインデックスを含むキャッシュアドレスが入力され、

前記キャッシュアドレスにおいて、タグ及びインデックスが占めるビット位置 は固定であって、

が記バンク制御回路に接続されたキャッシュメモリは、前記キャッシュアドレス中のインデックスをアドレスとするタグメモリを有し、

前記タグメモリは前記キャッシュアドレス中のタグを記憶し、

前記バンク制御回路が選択したキャッシュメモリへの外部からのアクセスの際 に、前記キャッシュメモリ装置に入力される前記キャッシュアドレス中のタグと 、その際の前記キャッシュアドレス中のインデックスが示すアドレスに記憶され ている前記タグメモリ内のデータとを比較し、両者の一致/不一致を検出する比 較器を更に備える、請求項2及び請求項3のいずれか一つに記載のキャッシュメ モリ装置。

【請求項6】 前記バンク制御回路には複数のキャッシュメモリが接続され

前記キャッシュメモリ装置には、前記メインメモリのアドレスを示し、タグを 含むキャッシュアドレスが入力され、

前記キャッシュアドレスにおいて、タグが占めるビット位置は固定であって、 前記バンク制御回路は、前記複数のキャッシュメモリの全てを選択し、

前記複数のキャッシュメモリのそれぞれは、前記キャッシュアドレス中のタグ を記憶するタグメモリを有し、

前記タグメモリは、前記タグの一部に相当する、前記複数のキャッシュメモリ

のそれぞれに固有の固定データを記憶している、請求項2及び請求項3のいずれ か一つに記載のキャッシュメモリ装置。

【請求項7】 前記バンク制御回路には複数のキャッシュメモリが接続され

前記複数のキャッシュメモリのメモリ容量は互いに同じである、請求項2乃至 請求項5のいずれか一つに記載のキャッシュメモリ装置。

【請求項8】 メインメモリのコピーデータを記憶するキャッシュメモリと

複数の第1の所定数の前記キャッシュメモリと接続可能であって、接続された 前記キャッシュメモリへの外部からのアクセスを許可することが可能なバンク制 御回路と

を備えるキャッシュメモリ装置の設計方法であって、

- (a) 前記バンク制御回路を設計する工程と、
- (b) 前記工程(a) で設計された前記バンク制御回路を備える第1の前記キャッシュメモリ装置を設計する工程と、
- (c) 前記工程(a) で設計された前記バンク制御回路を備える第2の前記キャッシュメモリ装置を設計する工程と

を備え、

前記工程(b)は、

(b-1) 前記第1の所定数以下の第2の所定数の前記キャッシュメモリを設計する工程を含み、

前記工程(c)は、

(c-1) 前記第1の所定数以下であって前記第2の所定数とは異なる第3の所定数の前記キャッシュメモリを設計する工程を含む、キャッシュメモリ装置の設計方法。

【請求項9】 キャッシュ周辺回路を更に備え、前記メインメモリのアドレスを示しつつ、タグ及びインデックスを含むキャッシュアドレスが入力される前記キャッシュメモリ装置の設計方法であって、

前記キャッシュアドレスにおいて、タグ及びインデックスが占めるビット位置



は固定であって、

前記キャッシュメモリは、前記キャッシュアドレス中のインデックスをアドレスとするタグメモリを有し、

前記タグメモリは前記キャッシュアドレス中のタグを記憶し、

前記キャッシュ周辺回路は、

前記接続された前記キャッシュメモリへの外部からのアクセスの際に、前記キャッシュメモリ装置に入力される前記キャッシュアドレス中のインデックスと、 そのインデックスが示すアドレスに記憶されている前記タグメモリ内のデータと を連結して、コピーバックアドレスを生成して出力し、

前記メインメモリに対する書き込み方式には、前記コピーバックアドレスが用いられるコピーバック方式が採用され、

前記工程(a)において前記キャッシュ周辺回路を更に設計し、

前記工程(b), (c)において、前記工程(a)で設計された前記キャッシュ周辺回路を更に備える前記第1,2の前記キャッシュメモリ装置をそれぞれ設計する、請求項8に記載のキャッシュメモリ装置の設計方法。

【請求項10】 比較器を更に備え、前記メインメモリのアドレスを示しつつ、タグ及びインデックスを含むキャッシュアドレスが入力される前記キャッシュメモリ装置の設計方法であって、

前記キャッシュアドレスにおいて、タグ及びインデックスが占めるビット位置 は固定であって、

前記キャッシュメモリは、前記キャッシュアドレス中のインデックスをアドレスとするタグメモリを有し、

前記タグメモリは前記キャッシュアドレス中のタグを記憶し、

前記比較器は、

前記接続された前記キャッシュメモリへの外部からのアクセスの際に、前記キャッシュメモリ装置に入力される前記キャッシュアドレス中のタグと、その際の前記キャッシュアドレス中のインデックスが示すアドレスに記憶されている前記タグメモリ内のデータとを比較し、両者の一致/不一致を検出し、

前記工程(a)において前記比較器を更に設計し、

前記工程(b), (c)において、前記工程(a)で設計された前記比較器を 更に備える前記第1,2の前記キャッシュメモリ装置をそれぞれ設計する、請求 項8に記載のキャッシュメモリ装置の設計方法。

【請求項11】 メインメモリのコピーデータを記憶するキャッシュメモリと、

複数の前記キャッシュメモリと接続可能であって、接続された前記キャッシュ メモリへの外部からのアクセスを許可することが可能なバンク制御回路と を備えるキャッシュメモリ装置の設計方法であって、

前記バンク制御回路は、1回のアクセスで1つの前記キャッシュメモリのみに アクセスされるように、前記接続された前記キャッシュメモリへの外部からのア クセスを制御し、

- (a) 第1の前記キャッシュメモリ装置を設計する工程と、
- (b)前記工程(a)の後に、第2の前記キャッシュメモリ装置を設計する工程と

を備え、

前記工程(a)は、

(a-1)第1の所定数の前記キャッシュメモリと接続可能な前記バンク制御 回路を設計する工程を含み、

前記工程(b)は、

- (b-1) 第2の所定数の前記キャッシュメモリを設計する工程と、
- (b-2)前記第2の所定数が前記第1の所定数よりも大きい場合に、前記第 2の所定数の前記キャッシュメモリが接続可能になるように、前記工程(a-1)で設計した前記バンク制御回路を設計変更する工程と

を含む、キャッシュメモリ装置の設計方法。

【請求項12】 (c)前記工程(b)の前に、前記バンク制御回路が接続可能な前記キャッシュメモリの総数に対応したメモリ容量をパラメータとして、前記バンク制御回路に関する設計データをハードウェア記述言語を用いて予め記述しておく工程を更に備え、

前記工程(b-2)において、前記第2の所定数に対応したメモリ容量を前記

パラメータに代入して、前記工程 (a-1)で設計した前記バンク制御回路を設 計変更する、請求項11に記載のキャッシュメモリ装置の設計方法。

【請求項13】 キャッシュ周辺回路を更に備え、前記メインメモリのアドレスを示しつつ、タグ及びインデックスを含むキャッシュアドレスが入力される前記キャッシュメモリ装置の設計方法であって、

前記キャッシュアドレスにおいて、タグ及びインデックスが占めるビット位置 は固定であって、

前記キャッシュメモリは、前記キャッシュアドレス中のインデックスをアドレスとするタグメモリを有し、

前記タグメモリは前記キャッシュアドレス中のタグを記憶し、

前記キャッシュ周辺回路は、

前記接続された前記キャッシュメモリへの外部からのアクセスの際に、前記キャッシュメモリ装置に入力される前記キャッシュアドレス中のインデックスと、 そのインデックスが示すアドレスに記憶されている前記タグメモリ内のデータと を連結して、コピーバックアドレスを生成して出力し、

前記メインメモリに対する書き込み方式には、前記コピーバックアドレスが用いられるコピーバック方式が採用され、

前記工程(a)は、

(a-2) 前記キャッシュ周辺回路を設計する工程を更に含み、

前記工程(b)において、前記工程(a-2)で設計された前記キャッシュ周辺回路を更に備える前記第2の前記キャッシュメモリ装置を設計する、請求項1 1及び請求項12のいずれか一つに記載のキャッシュメモリ装置の設計方法。

【請求項14】 比較器を更に備え、前記メインメモリのアドレスを示しつつ、タグ及びインデックスを含むキャッシュアドレスが入力される前記キャッシュメモリ装置の設計方法であって、

前記キャッシュアドレスにおいて、タグ及びインデックスが占めるビット位置 は固定であって、

前記キャッシュメモリは、前記キャッシュアドレス中のインデックスをアドレスとするタグメモリを有し、



前記タグメモリは前記キャッシュアドレス中のタグを記憶し、 前記比較器は、

前記接続された前記キャッシュメモリへの外部からのアクセスの際に、前記キャッシュメモリ装置に入力される前記キャッシュアドレス中のタグと、その際の前記キャッシュアドレス中のインデックスが示すアドレスに記憶されている前記タグメモリ内のデータとを比較し、両者の一致/不一致を検出し、

前記工程(a)は、

(a-2) 前記比較器を設計する工程を更に含み、

前記工程(b)において、前記工程(a-2)で設計された前記比較器を更に備える前記第2の前記キャッシュメモリ装置を設計する、請求項11及び請求項12のいずれか一つに記載のキャッシュメモリ装置の設計方法。

【請求項15】 メインメモリのコピーデータを記憶するキャッシュメモリと、

複数の前記キャッシュメモリと接続可能であって、キャッシュ容量を示す信号 が入力されるバンク制御回路と、

前記バンク制御回路に接続された前記キャッシュメモリに、前記バンク制御回路を介してアクセスする制御回路と

を備えるマイクロプロセッサの設計方法であって、

前記バンク制御回路は、前記信号に基づいて、前記接続された前記キャッシュ メモリから少なくとも一つを選択し、選択した少なくとも一つの前記キャッシュ メモリへの前記制御回路からのアクセスを許可することが可能であって、

- (a) 一つの前記キャッシュメモリ、前記バンク制御回路及び前記制御回路の 配置の設計を行う工程と、
- (b) 前記工程(a) で設計された前記配置において、前記一つの前記キャッシュメモリと前記制御回路とを直接接続する第1の配線パターンを設計する工程と、
- (c) 前記工程(a) で設計された前記配置において、前記一つの前記キャッシュメモリと前記制御回路とを前記バンク制御回路を介して接続する第2の配線パターンを設計する工程と

を備える、マイクロプロセッサの設計方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、アクセス時間の短縮化を図るために設けられるキャッシュメモリ 装置に関する。

[0002]

【従来の技術】

多くのマイクロプロセッサは、データへのアクセスの高速化のために、メインメモリよりも高速アクセス可能なキャッシュメモリ装置を内蔵している。一般的に、キャッシュメモリ装置は、メインメモリのコピーデータを記憶するキャッシュメモリと、そのコピーデータをキャッシュが記憶しているかどうかの判定などを実行する周辺回路とを備えている。

[0003]

キャッシュメモリ装置には、メインメモリのアドレスを示すキャッシュアドレスが入力され、そのキャッシュアドレスに含まれるタグあるいはインデックスを用いて、キャッシュメモリ装置の周辺回路は動作する。また、キャッシュメモリ装置のキャッシュメモリは、キャッシュアドレス中のインデックスをアドレスとしてアクセスされる。なお、特許文献1にキャッシュメモリ装置の構成の一例が開示されている。

[0004]

【特許文献1】

特開平5-28045号公報

[0005]

【発明が解決しようとする課題】

ところで、従来のキャッシュメモリ装置においては、キャッシュメモリのメモリ容量を変更して、そのキャッシュ容量を変更する場合には、キャッシュメモリのアドレスであるインデックスのビット数を変更する必要があった。そのため、タグのビット数も変化していた。具体的には、キャッシュ容量を増加する場合に

は、インデックスのビット数を増加させる必要があり、減少する場合には、ビット数を減少させる必要がある。

[0006]

従って、キャッシュ容量を変更する場合には、タグあるいはインデックスを用いて動作する周辺回路を設計変更する必要があった。

[0007]

そこで、本発明は上述の問題に鑑みて成されたものであり、キャッシュ容量を変更する際に必要となる設計変更を低減することが可能な技術を提供することを目的とする。

[0008]

【課題を解決するための手段】

この発明に係るバンク制御回路は、キャッシュ容量を示す信号が入力され、メインメモリのコピーデータを記憶する複数のキャッシュメモリと接続可能なバンク制御回路であって、前記信号に基づいて、接続されたキャッシュメモリから少なくとも一つのキャッシュメモリを選択し、選択した前記少なくとも一つのキャッシュメモリへの外部からのアクセスを許可する。

[0009]

また、この発明に係るキャッシュメモリ装置の設計方法は、メインメモリのコピーデータを記憶するキャッシュメモリと、複数の第1の所定数の前記キャッシュメモリと接続可能であって、接続された前記キャッシュメモリへの外部からのアクセスを許可することが可能なバンク制御回路とを備えるキャッシュメモリ装置の設計方法であって、(a)前記バンク制御回路を設計する工程と、(b)前記工程(a)で設計された前記バンク制御回路を備える第1の前記キャッシュメモリ装置を設計する工程と、(c)前記工程(a)で設計された前記バンク制御回路を備える第2の前記キャッシュメモリ装置を設計する工程とを備え、前記工程(b)は、(b-1)前記第1の所定数以下の第2の所定数の前記キャッシュメモリを設計する工程を含み、前記工程(c)は、(c-1)前記第1の所定数以下であって前記第2の所定数とは異なる第3の所定数の前記キャッシュメモリを設計する工程を含む。

[0010]

また、この発明に係る他のキャッシュメモリ装置の設計方法は、メインメモリのコピーデータを記憶するキャッシュメモリと、複数の前記キャッシュメモリと接続可能であって、接続された前記キャッシュメモリへの外部からのアクセスを許可することが可能なバンク制御回路とを備えるキャッシュメモリ装置の設計方法であって、前記バンク制御回路は、1回のアクセスで1つの前記キャッシュメモリのみにアクセスされるように、前記接続された前記キャッシュメモリへの外部からのアクセスを制御し、(a)第1の前記キャッシュメモリ装置を設計する工程と、(b)前記工程(a)の後に、第2の前記キャッシュメモリ装置を設計する工程とを備え、前記工程(a)は、(a-1)第1の所定数の前記キャッシュメモリと接続可能な前記バンク制御回路を設計する工程を含み、前記工程(b)は、(b-1)第2の所定数の前記キャッシュメモリを設計する工程と、(b-2)前記第2の所定数が前記第1の所定数よりも大きい場合に、前記第2の所定数の前記キャッシュメモリが接続可能になるように、前記工程(a-1)で設計した前記バンク制御回路を設計変更する工程とを含む。

[0011]

また、この発明に係るマイクロプロセッサの設計方法は、メインメモリのコピーデータを記憶するキャッシュメモリと、複数の前記キャッシュメモリと接続可能であって、キャッシュ容量を示す信号が入力されるバンク制御回路と、前記バンク制御回路に接続された前記キャッシュメモリに、前記バンク制御回路を介してアクセスする制御回路とを備えるマイクロプロセッサの設計方法であって、前記バンク制御回路は、前記信号に基づいて、前記接続された前記キャッシュメモリから少なくとも一つを選択し、選択した少なくとも一つの前記キャッシュメモリへの前記制御回路からのアクセスを許可することが可能であって、(a)一つの前記キャッシュメモリ、前記バンク制御回路及び前記制御回路の配置の設計を行う工程と、(b)前記工程(a)で設計された前記配置において、前記一つの前記キャッシュメモリと前記制御回路とを直接接続する第1の配線パターンを設計する工程と、(c)前記工程(a)で設計された前記配置において、前記一つの前記キャッシュメモリと前記制御回路とを前記バンク制御回路を介して接続す

る第2の配線パターンを設計する工程とを備える。

[0012]

【発明の実施の形態】

実施の形態1.

図1は本発明の実施の形態1に係るマイクロプロセッサ1の構成を示すブロック図である。図1に示されるように、本実施の形態1に係るマイクロプロセッサ1は、プログラムに従い命令を実行するCPU2と、キャッシュメモリ装置10と、バス制御回路3とを備えている。

[0013]

CPU2は、バス制御回路3を介して、キャッシュメモリ装置10と、マイクロプロセッサ1の外部に設けられるメインメモリ4へアクセスする。そして、バス制御回路3は、CPUの命令に従って、キャッシュメモリ装置10及びメインメモリ4へのアクセスを実際に実行する。

[0014]

CPU2とバス制御回路3とはCPUバスで接続されており、このCPUバスを介して信号の受け渡しを行う。また、バス制御回路3と外部のメインメモリ4とは外部バスで接続されており、この外部バスを介して信号の受け渡しを行う。

[0015]

キャッシュメモリ装置10は、メインメモリ4のコピーデータを記憶する複数のキャッシュメモリ6と、キャッシュ周辺回路5と、キャッシュメモリ6へのバス制御回路3からのアクセスを制御するバンク制御回路7とを備えている。

[0016]

本実施の形態1に係るキャッシュメモリ装置10では、例えば8つのキャッシュメモリ6が設けられており、各キャッシュメモリ6は、メインメモリ4のコピーデータを記憶するための2Kバイトのメモリ容量を有している。つまり、キャッシュメモリ装置10は、キャッシュ容量として使用可能な16Kバイトのメモリ容量を有している。以後、8つのキャッシュメモリ6のそれぞれを、バンク0のキャッシュメモリ6、バンク1のキャッシュメモリ6、・・・バンク7のキャッシュメモリ6と呼ぶ。

[0017]

バンク制御回路 7 は、複数のキャッシュメモリ 6 と接続可能であって、マイクロプロセッサ 1 の外部から入力される信号 C S I Z E に基づいて、接続されたキャッシュメモリ 6 から少なくとも一つのキャッシュメモリ 6 を選択する。そして、選択したキャッシュメモリ 6 へのバス制御回路 3 からのアクセスを許可する。これによって、バンク制御回路 7 が選択したキャッシュメモリ 6 の容量の総和が、キャッシュメモリ装置 1 0 のキャッシュ容量となる。例えば、バンク制御回路 7 がバンク 0 のキャッシュメモリ 6 のみを選択した場合には、キャッシュメモリ 装置 1 0 のキャッシュ容量は 2 Kバイトとなり、バンク 0 とバンク 1 のキャッシュメモリ 6 を選択した場合には 4 Kバイトとなる。

[0018]

本実施の形態1に係るバンク制御回路7は、例えば8つのキャッシュメモリ6と接続可能である。つまり、バンク制御回路7には、それが接続可能なキャッシュメモリ6の総数と同じ数のキャッシュメモリ6が接続されている。

[0019]

本実施の形態1に係るキャッシュメモリ装置10においては、データ置換にLRU (Lea-st Recently Used) 方式が採用されており、構成にはブロック長が4バイトの2ウェイ・セット・アソシアティブ (2-way set associative) 方式が採用されている。また、メインメモリ4に対する書き込み方式には、コピーバック方式が採用されている。

[0020]

次に、マイクロプロセッサ1が有する構成要素間の接続関係について詳細に説明する。図2はバス制御回路3とキャッシュ周辺回路5との接続関係を、図3はバンク制御回路7とキャッシュメモリ6との接続関係を示している。

[0021]

図2に示されるように、バス制御回路3はCPU2の要求によって、キャッシュメモリ6にアクセスするために必要なキャッシュメモリ制御信号CMCNTと、メインメモリ4のアドレスを示すキャッシュアドレスADRと、ステータスライトデータSWDと、ライトデータWDとを出力する。

[0022]

ここで、キャッシュメモリ制御信号CMCNTは、ステータスアクセス要求信号SREQ、ステータスライト制御信号SWCNT、wayOタグアクセス要求信号TREQO、wayOタグライト制御信号TCNTO、way1タグアクセス要求信号TREQ1、way1タグライト制御信号TCNT1、wayOデータアクセス要求信号DREQO、wayOデータライト制御信号DCNTO、way1データアクセス要求信号DREQ1及びway1データライト制御信号DCNTO、way1データアクセス要求信号DREQ1及びway1データライト制御信号DCNT1を含んでいる。またバス制御回路3は、バンク制御回路7が出力するメモリリードデータMRDに含まれるステータスリードデータSRDが入力される

[0023]

キャッシュ周辺回路 5 は、図 2 に示されるように、メモリリードデータMRDとキャッシュアドレスADRとが入力される。そして、それらに基づいて、way0ヒット信号HITO、way1ヒット信号HIT1、way0コピーバック信号CBO、way1コピーバック信号CB1、コピーバックアドレスCADR及びリードデータRDをバス制御回路3に出力する。

[0024]

各キャッシュメモリ6は、図3に示されるように、キャッシュアドレスADRと、ステータスライトデータSWDと、ライトデータWDとが入力される。また、バンクn(n=0~7)のキャッシュメモリ6は、バンクnリードデータBnRDは、アンクnステータスリードデータBnSRD、アンクnwayOリードデータBnRDは、アンクnステータスリードデータBnSRD、アンクnwayOリードデータBnwORD、アンクnway1リードデータBnw1RD、アンクnwayOタグリードデータBnw1TRDを含んでいる。

[0025]

バンク制御回路7は、図3に示されるように、キャッシュアドレスADRの一部である信号BIDと、キャッシュメモリ制御信号CMCNTと、マイクロプロセッサ1の外部からの信号CSIZEとが入力される。そして、それらの信号に

基づいて、バンクn制御信号BnCNT(n=0~7)をバンクnのキャッシュメモリ6に出力する。またバンク制御回路7は、各キャッシュメモリ6から出力されたバンクnリードデータBnRDと、信号CSIZE及び信号BIDとに基づいて、メモリリードデータMRDを出力する。

[0026]

図4は、バス制御回路3から出力されるキャッシュアドレスADRの構成を示す図である。図4に示されるように、キャッシュアドレスADRは32ビットで構成されている。そして、22ビットのタグTGと、8ビットのインデックスIDと、2ビットのブロックオフセットBOとを含んでいる。

[0027]

キャッシュアドレスADRにおいて、タグTG、インデックスID及びブロックオフセットBOが占めるビット位置は固定であって、タグTGはキャッシュアドレスADRの0ビット目から21ビット目までを占めており、インデックスIDは22ビット目から29ビット目までを占めており、ブロックオフセットBOは30ビット目及び31ビット目を占めている。そして、バンク制御回路7に入力される信号BIDはタグTGの一部であって、キャッシュアドレスADRの19ビット目~21ビット目までの3ビットの信号である。なお、本実施の形態1に係るキャッシュアドレスADRは、0ビット目が最上位ビットであり、31ビット目が最下位ビットである。

[0028]

次に、バンク制御回路7、キャッシュメモリ6及びキャッシュ周辺回路5の構成について詳細に説明する。図5,7,8は、それらの構成をそれぞれ示している。

[0029]

図5に示されるように、バンク制御回路7は、バンクデコーダ700と、AN D回路701~708と、フリップフロップ709~716と、セレクタ717 とを備えている。

[0030]

バンクデコーダ700は、信号CSIZE及び信号BIDに基づいて、バンク

○選択信号BOSEL~バンク7選択信号B7SELを出力する。ここで、信号 CSIZEはキャッシュ容量を示す信号であって、2ビットで構成されている。 例えば、信号CSIZEが"00"のとき2Kバイトを示し、"01"のとき4 Kバイトを示し、"10"のとき8Kバイトを示し、"11"のとき16Kバイトを示す。そしてバンク制御回路7は、キャッシュメモリ装置10のキャッシュ 容量が、信号CSIZEが示すキャッシュ容量となるように、キャッシュメモリ6を選択する。例えば、信号CSIZEが"10"を示す場合には、バンク0~3のキャッシュメモリ6を選択する。なお信号CSIZEは、マイクロプロセッサ1の外部に設けられた外部装置から供給される場合もあるし、マイクロプロセッサ1の信号CSIZEの入力端子が電位固定されることによって供給される場合もある。

[0031]

図6は、信号CSIZEと、信号BIDと、バンクn選択信号BnSELとの関係を示す図である。図6に示されるように、信号CSIZEが"00"のとき、信号BIDの値に関わらず、バンク0選択信号B0SELのみが常に"1"となり、バンク1選択信号B1SEL~バンク7選択信号B7SELは常に"0"である。信号CSIZEが"01"の場合には、信号BIDの最下位ビットが"0"のときにはバンク0選択信号B0SELのみが"1"となり、"1"のときにはバンク1選択信号B1SELのみが"1"となる。

[0032]

また、信号CSIZEが"10"の場合には、信号BIDの下位2ビットが"00"のときにはバンク0選択信号BOSELのみが"1"となり、"01"のときにはバンク1選択信号B1SELのみが"1"となり、"10"のときにはバンク2選択信号B2SELのみが"1"となり、"11"のときにはバンク3選択信号B3SELのみが"1"となる。そして、信号CSIZEが"11"の場合には、信号BIDが"000"のときにはバンク0選択信号B0SELのみが"1"となり、"010"のときにはバンク1選択信号B1SELのみが"1"となり、"010"のときにはバンク2選択信号B2SELのみが"1"となり、"011"のときにはバンク3選択信号B3SELのみが"1"となり、"011"のときにはバンク3選択信号B3SELのみが"1"となり、"

100°のときにはバンク4選択信号B4SELのみが"1°となり、"101°のときにはバンク5選択信号B5SELのみが"1°となり、"110°のときにはバンク6選択信号B6SELのみが"1°となり、"111°のときにはバンク7選択信号B7SELのみが"1°となる。

[0033]

AND回路701~708は、バンク0選択信号BOSEL~バンク7選択信号B7SELとキャッシュメモリ制御信号CMCNTとの論理積をそれぞれ演算して、バンク0制御信号B0CNT~バンク7制御信号B7CNTとしてそれぞれ出力する。

[0034]

なお、バンクn制御信号BOCNT(n=0~7)に含まれるステータスアクセス要求信号SREQ、ステータスライト制御信号SWCNT、wayOタグアクセス要求信号TREQO、wayOタグライト制御信号TCNTO、way1タグアクセス要求信号TREQ1、way1タグライト制御信号TCNT1、wayOデータアクセス要求信号DREQO、wayOデータライト制御信号DCNTO、way1データアクセス要求信号DREQ1及びway1データライト制御信号DCNT1を、それぞれ、バンクnステータスアクセス要求信号BnSREQ、バンクnステータスライト制御信号BnSWCNT、バンクnwayOBnタグアクセス要求信号TREQO、バンクnwayOタグライト制御信号BnTCNTO、バンクnway1タグアクセス要求信号BnTREQ1、バンクnway1タグライト制御信号BnTCNT1、バンクnwayOデータアクセス要求信号BnDREQO、バンクnwayOデータライト制御信号BnDCNT0、バンクnway1データアクセス要求信号BnDREQ1及びバンクnway1データライト制御信号BnDCNT1と呼ぶ。

[0035]

フリップフロップ709~716は、バンク0選択信号B0SEL~バンク7選択信号B7SELがそれぞれ入力されている。そして、フリップフロップ709~716は、図示しないクロック信号CLKも入力されており、そのクロック信号CLKの1クロックサイクル分、入力信号を遅延させて出力する。なお、ク

ロック信号CLKはCPU2にも入力されており、CPU2はこのクロック信号 CLKをCPUクロックとして動作する。

[0036]

セレクタ717は、バンク0リードデータB0RD〜バンク7リードデータB7RDと、フリップフロップ709〜716の出力とが入力されている。そして、フリップフロップ709〜716の出力に基づいて、バンク0リードデータB0RD〜バンク7リードデータB7RDのうちの一つを選択して、メモリリードデータMRDとして出力する。

[0037]

具体的には、セレクタ717は、フリップフロップ709~716の出力のうち、フリップフロップ709の出力が排他的に "1"である場合には、バンク0リードデータB0RDを出力し、フリップフロップ710の出力が排他的に "1"である場合には、バンク1リードデータB1RDを出力し、フリップフロップ711の出力が排他的に "1"である場合には、バンク2リードデータB2RDを出力し、フリップフロップ712の出力が排他的に "1"である場合には、バンク3リードデータB3RDを出力する。また、フリップフロップ713の出力が排他的に "1"である場合には、バンク4リードデータB3RDを出力し、フリップフロップ714の出力が排他的に "1"である場合には、バンク5リードデータB5RDを出力し、フリップフロップ716の出力が排他的に "1"である場合には、バンク6リードデータB6RDを出力し、フリップフロップ716の出力が排他的に "1"である場合には、バンク7リードデータB7RDを出力する。

[0038]

なお、フリップフロップ709~716の出力がすべて"0"、あるいは2つ 以上の出力が"1"となる場合には、セレクタ717の出力は不定となる。

[0039]

このように、バンク制御回路7は信号CSIZEに基づいてキャッシュメモリ6を選択して、選択したキャッシュメモリ6へのアクセスを許可している。例えば、信号CSIZEが"01"であって4Kバイトを示す場合、図6に示される

ように、バンク制御回路7はバンク0,1のキャッシュメモリ6を選択し、バンク0,1のキャッシュメモリ6ヘキャッシュメモリ制御信号CMCNTを出力してる。これによって、選択されたバンク0,1のキャッシュメモリ6へのバス制御回路3からのアクセスが許可され、キャッシュメモリ装置10のキャッシュ容量が4Kバイトとなる。

[0040]

そしてバンク制御回路7は、信号BIDの値によって、キャッシュメモリ制御信号CMCNTをバンク0のキャッシュメモリ6に出力したり、バンク1のキャッシュメモリ6に出力したりして、キャッシュメモリ制御信号CMCNTの出力先のキャッシュメモリ6を切り替えている。これにより、バス制御回路3からの1回のアクセスでは、一つのキャッシュメモリ6がアクセスされる。

[0041]

バンクnのキャッシュメモリ6は、図7に示されるように、キャッシュメモリ6内の状態を示すデータを格納するステータスメモリ600と、キャッシュアドレスADR中のタグTGを記憶するway0タグメモリ601及びway1タグメモリ602と、メインメモリ4のコピーデータを記憶するway0データメモリ603及びway1データメモリ604とを備えている。そして、こられのメモリのそれぞれは、キャッシュアドレスADR中のインデックスIDをアドレスとしている。つまり各メモリのアドレス幅は8ビットであって、インデックスIDで示されるメモリ領域にアクセスされる。なお、way0タグメモリ601及びway1タグメモリ602をあわせて「タグメモリ612」と、way0データメモリ603及びway1データメモリ604をあわせて「データメモリ634」と呼ぶ場合がある。

[0042]

ステータスメモリ600は、バンクnステータスアクセス要求信号BnSRE Q及びバンクnステータスライト制御信号BnSWCNTによってアクセス制御 される。具体的には、バンクnステータスアクセス要求信号BnSREQがHi ghレベルのときにステータスメモリ600へのアクセスが許可され、バンクn ステータスライト制御信号BnSWCNTがHighレベルのときライトアクセ スされ、Lowレベルのときリードアクセスされる。

[0043]

ステータスメモリ600にはステータスライトデータSWDが書き込まれ、ステータスメモリ600から読み出されたデータは、バンクnステータスリードデータBnSRDとして出力される。そして、バンクnステータスリードデータBnSRDは、バンクnデータBnw0vd,Bnw1vd,Bnw0dy,Bnw1dy,BnLRU($n=0\sim7$)で構成されている。

[0044]

ステータスメモリ600のデータ幅は5ビットであって、各アドレスにおいて記憶されている5ビットの情報を、それぞれ、way0__validビット、way1__validビット、way0__dirtyビット、way1__dirtyビット及びLRUビットと呼ぶ。そして、これらのビットをまとめて「キャッシュステータス」と呼ぶ。

[0045]

各アドレスのway0_validビットは、そのアドレスと同じアドレスにおけるway0タグメモリ601及びway0データメモリ603に格納されているデータが有効であるかどうかを示し、"1"のとき"有効"を示す。また、各アドレスのwayl_validビットは、そのアドレスと同じアドレスにおけるway1タグメモリ602及びway1データメモリ604に格納されているデータが有効であるかどうかを示し、"1"のとき"有効"を示す。そして、way0_validビットが示す1ビットのデータは、バンクnデータBnw0vdとして出力され、way1_validビットが示す1ビットのデータは、バンクnデータBnw1vdとして出力される。

[0046]

各アドレスの $way0_dirty$ ビットは、そのアドレスと同じアドレスにおけるway0データメモリ603に格納されているデータが、メインメモリ4のデータと異なるかどうかを示し、"1"のとき異なることを示している。言い換えれば、 $way0_dirty$ ビットは、way0データメモリ603に格納されているデータが、メインメモリ4のコピーデータであるかどうかを示し、"

1"のときコピーデータでないことを示している。また、各アドレスのway1 $_$ d i r t y ビットは、そのアドレスと同じアドレスにおけるway1データメモリ604に格納されているデータが、メインメモリ4のデータと異なるかどうかを示し、"1"のとき異なることを示す。そして、way0 $_$ d i r t y ビットが示す1ビットのデータは、バンクnデータBnw0dyとして出力され、way1 $_$ d i r t y ビットが示す1ビットのデータは、バンクnデータBnw1dyとして出力される。

[0047]

各アドレスのLRUビットは、そのアドレスと同じアドレスにおけるway0データメモリ603及びway1データメモリ604のメモリ領域のうち、最近にアクセスされた方を示すビットであり、LRUビットが"0"の場合には、way0データメモリ603が、"1"の場合には、way1データメモリ604が最近にアクセスされたことを示す。そして、LRUビットが示す1ビットのデータは、バンクnデータBnLRUとして出力される。

[0048]

Way 0 タグメモリ6 0 1 は、バンクnway 0 タグアクセス要求信号BnTREQ 0 及びバンクnway 0 タグライト制御信号BnTCNT 0 によってアクセス制御される。具体的には、バンクnway 0 タグアクセス要求信号BnTREQ 0 が Highレベルのときにway 0 タグメモリ6 0 1 へのアクセスが許可され、バンクnway 0 タグライト制御信号BnTCNT 0 が Highレベルのときライトアクセスされ、Lowレベルのときリードアクセスされる。

[0049]

way0タグメモリ601にはキャッシュアドレスADR中のタグTGが書き込まれる。way0タグメモリ601から読み出されたデータは、バンクnway0タグリードデータBnw0TRDとして出力される。

[0050]

way1タグメモリ602は、バンクnway1タグアクセス要求信号BnT REQ1及びバンクnway1タグライト制御信号BnTCNT1によってアクセス制御される。具体的には、バンクnway1タグアクセス要求信号BnTR EQ1がHigh レベルのときにway1 タグメモリ602へのアクセスが許可され、バンクnway1 タグライト制御信号BnTCNT1がHigh レベルのときライトアクセスされ、Low レベルのときリードアクセスされる。

[0051]

way1タグメモリ602にはキャッシュアドレスADR中のタグTGが書き込まれる、way1タグメモリ602から読み出されたデータは、バンクnway1タグリードデータBnw1TRDとして出力される。

[0052]

なお、way0タグメモリ601及びway1タグメモリ602のデータ幅は、タグTGのビット数と同じ22ビットである。

[0053]

wayOデータメモリ603は、バンクnwayOデータアクセス要求信号BnDREQO及びバンクnwayOデータライト制御信号BnDCNTOによってアクセス制御される。具体的には、バンクnwayOデータアクセス要求信号BnDREQOがHighレベルのときにwayOデータメモリ603へのアクセスが許可され、バンクnwayOデータライト制御信号BnDCNTOがHighレベルのときライトアクセスされ、Lowレベルのときリードアクセスされる。

[0054]

wayOデータメモリ603には、ライトデータWDが書き込まれる。そして、wayOデータメモリ603から読み出されたデータは、バンクnwayOリードデータBnwORDとして出力される。

[0055]

way1データメモリ604は、バンクnway1データアクセス要求信号BnDREQ1及びバンクnway1データライト制御信号BnDCNT1によってアクセス制御される。具体的には、バンクnway1データアクセス要求信号BnDREQ1がHighレベルのときにway1データメモリ603へのアクセスが許可され、バンクnway1データライト制御信号BnDCNT1がHighレベルのときライトアクセスされ、Lowレベルのときリードアクセスされ

る。

[0056]

way1データメモリ604にもライトデータWDが書き込まれる。そして、way1データメモリ604から読み出されたデータは、バンクnway1リードデータBnw1RDとして出力される。

[0057]

way0データメモリ603及びway1データメモリ604のデータ幅は、ブロック長と同じく4バイトである。また、way0データメモリ603及びway1データメモリ604のアドレス幅は8ビットであるため、それぞれのメモリは、1Kバイト(4バイト×256)の容量を有する。従って、バンクnのキャッシュメモリ6は、メインメモリ4のコピーデータを記憶するための2Kバイトのメモリ容量を備えている。なお、way0データメモリ603及びway1データメモリ604が、このように4バイト単位でアクセスされるため、キャッシュアドレスADR中のブロックオフセットBOは、キャッシュメモリ6内の各メモリをアクセスする際には特に使用されない。

[0058]

上述のようにして、バンクnのキャッシュメモリ6から読み出されたバンクnステータスリードデータBnSRD、バンクnway0リードデータBnw0RD、バンクnway1リードデータBnw1RD、バンクnway0タグリードデータBnw1TRD及びバンクnway1タグリードデータBnw1TRDは、バンクnリードデータBnRDとしてバンク制御回路7に入力される。

[0059]

そして、バンク制御回路7のセレクタ717によって選択されたバンクnリードデータに含まれるバンクnステータスリードデータBnSRD、バンクnway0リードデータBnw0RD、バンクnway1リードデータBnw1RD、バンクnway0タグリードデータBnw1TRD及びバンクnway1タグリードデータBnw1TRDは、それぞれ、ステータスリードデータSRD、way0リードデータw1TRD及びway1タグリードデータw1TRDとしてバンク制御

回路7から出力される。つまり、メモリリードデータMRDは、ステータスリードデータSRD、way0リードデータw0RD、way1リードデータw1RD、way1リードデータw1TRD及びway1タグリードデータw1TRDを含んでいる。

[0060]

キャッシュ周辺回路 5 は、図 8 に示されるように、比較器 5 0 0 , 5 0 2 と、AND回路 5 0 1 , 5 0 3 , 5 0 5 , 5 0 8 と、インバータ 5 0 4 , 5 0 6 , 5 0 7 と、OR回路 5 0 9 , 5 1 0 と、セレクタ 5 1 1 , 5 1 4 と、フリップフロップ 5 1 2 , 5 1 3 と、連結器 5 1 5 とを備えている。

[0061]

フリップフロップ512,513は、キャッシュアドレスADR中のタグTG 及びインデックスIDを、上述のクロック信号CLKの1クロック分遅延させて それぞれ出力する。

[0062]

比較器500は、メモリリードデータMRDに含まれるway0タグリードデータw0TRDと、フリップフロップ512の出力とを比較し、両者の一致を検出すると"1"を出力し、不一致を検出すると"0"を出力する。また、比較器502は、メモリリードデータMRDに含まれるway1タグリードデータw1TRDと、フリップフロップ512の出力とを比較し、両者の一致を検出すると"1"を出力し、不一致を検出すると"0"を出力する。

[0063]

AND回路501は、比較器500の出力と、データw0vdとの論理積を演算し、way0ヒット信号HIT0として出力する。また、AND回路503は、比較器502の出力と、データw1vdとの論理積を演算し、way1ヒット信号HIT1として出力する。

[0064]

AND回路505は、インバータ504で反転されたAND回路501の出力と、データw0dyと、データLRUとの論理積を演算し、way0コピーバック信号CB0として出力する。またAND回路508は、インバータ506で反

転されたAND回路503の出力と、データw1dyと、インバータ507で反転されたデータLRUとの論理積を演算し、way1コピーバック信号CB1として出力する。

[0065]

OR回路509は、AND回路501,505の出力の論理和を演算して出力し、OR回路510は、AND回路503,508の出力の論理和を演算して出力する。

[0066]

セレクタ511は、OR回路509,510の出力に基づいて、way0リードデータw0RD及びway1リードデータw1RDのどちらか一方を選択してリードデータRDとして出力する。OR回路509の出力が"1"かつOR回路510の出力が"0"のときには、way0リードデータw0RDをリードデータRDとして出力し、OR回路509の出力が"0"かつOR回路510の出力が"1"のときには、way1リードデータw1RDをリードデータRDとして出力する。OR回路509,510の出力が互いに同じ場合には、セレクタ511の出力は不定である。

[0067]

セレクタ 5 1 4 は、AND回路 5 0 5 , 5 0 8 の出力に基づいて、way 0 タグリードデータw 0 T R D 及びway 1 タグリードデータw 1 T R D のどちらか一方を選択して出力する。AND回路 5 0 5 の出力が"1"かつAND回路 5 0 8 の出力が"0"のときには、way 0 タグリードデータw 0 T R D を出力し、AND回路 5 0 5 の出力が"0"かつAND回路 5 0 8 の出力が"1"のときには、way 1 タグリードデータw 1 T R D を出力する。AND回路 5 0 5 , 5 0 8 の出力が互いに同じ場合には、セレクタ 5 1 4 の出力は不定である。

[0068]

連結器515は、フリップフロップ513の出力と、セレクタ514の出力とを連結してコピーバックアドレスCADRとして出力する。連結器515は、コピーバックアドレスCADRの0ビット目から21ビット目にセレクタ514の出力を割り当て、22ビット目から29ビット目にフリップフロップ513の出

力を割り当てる。つまり、コピーバックアドレスCADRは、Oビット目から2 1ビット目にセレクタ514の出力を含み、22ビット目から29ビット目に、 入力されたキャッシュアドレスADR中のインデックスIDを含む。

[0069]

次に、本実施の形態1に係るマイクロプロセッサ1のキャッシュ動作について説明する。図9~12はリード動作時のタイミングチャートを示しており、図13~15はライト動作時のタイミングチャートを示している。また、図16~19はコピーバックを行う際のタイミングチャートを示しており、図20,21は、異なるキャッシュメモリ6に連続してアクセスする際のタイミングチャートを示している。

[0070]

なお、図中のサイクル $201\sim228$, $301\sim311$ は、CPUクロックであるクロック信号CLKの1サイクル分を示している。また、以下の動作説明では、 $way0_validビット、way1_validビット、way0_dirtyビット、way1_trtyビット及びLRUビットに対応するデータを、この順で"<math>11001$ "のように2進数表記する。また、サイクル201, 204, 212, 213, 216, 219, 220. 228, 301, 311 においては、マイクロプロセッサ1はキャッシュ動作以外の動作を実行している

[0071]

まず、図9~12を参照して、マイクロプロセッサ1のキャシュ動作における リード動作について説明する。

[0072]

バンク制御回路7は、信号CSIZEに基づいて、複数のキャッシュメモリ6から、アクセスを許可するキャッシュメモリ6を選択する。これによって、キャッシュメモリ装置10のキャッシュ容量が、信号CSIZEが示すキャッシュメモリ容量となる。

[0073]

CPU2はバス制御回路3に対して、キャッシュメモリ装置10のキャッシュ

メモリ6にリードアクセスするように要求する。

[0074]

CPU2の要求を受け取ったバス制御回路3は図9に示されるように、サイクル202において、キャッシュメモリ装置10に値 "A0" のキャッシュアドレスADRを出力し、同時にキャッシュメモリ制御信号CMCNTを出力する。

[0075]

バンク制御回路7は、受け取ったキャッシュアドレスADR中に含まれる信号BIDに基づいて、選択したキャッシュメモリ6中のバンクnのキャッシュメモリ6に、キャッシュメモリ制御信号CMCNTをバンクn制御信号BnCNTとして出力する。

[0076]

サイクル202では、バンクnのキャッシュメモリ6が有する各メモリにリードアクセスが実行される。

[0077]

[0078]

またサイクル202では、図10,11に示されるように、バンクnway0 タグアクセス要求信号BnTREQ0及びバンクnway1タグアクセス要求信 号BnTREQ1がともに"1"を示し、バンクnway0タグライト制御信号 BnTCNT0及びバンクnway1タグライト制御信号BnTCNT1がとも に"0"を示す。従って、バンクnのキャッシュメモリ6のタグメモリ612に おいて、キャッシュアドレスADR中のインデックスIDが示すアドレスに対してリードアクセスが実行される。その結果、サイクル203において、インデックスIDが示すアドレスのメモリ領域からデータが読み出されて、バンクnway0タグリードデータBnw0TRD及びバンクnway1タグリードデータBnw1TRDとしてバンク制御回路7に入力される。なお、サイクル203で読み出されたバンクnway0タグリードデータBnw0TRD及びバンクnway1タグリードデータBnw0TRD及びバンクnway1タグリードデータBnw1TRDの値をそれぞれ"T00"及び"T10"とする。

[0079]

またサイクル202では、図12に示されるように、バンクnway0データアクセス要求信号BnDREQ0及びバンクnway0データアクセス要求信号BnDREQ1がともに "1"を示し、バンクnway0データライト制御信号BnDCNT0及びバンクnway1データライト制御信号BnDCNT1がともに "0"を示す。従って、バンクnのキャッシュメモリ6のデータメモリ634において、キャッシュアドレスADR中のインデックスIDが示すアドレスに対してリードアクセスが実行される。その結果、サイクル203において、インデックスIDが示すアドレスのメモリ領域からデータが読み出されて、バンクnway0リードデータBnw0RD及びバンクnway1リードデータBnw1RDとしてバンク制御回路7に入力される。なお、サイクル203で読み出されたバンクnway0リードデータBnw0RD及びバンクnway1リードデータBnw1RDの値をそれぞれ "D00"及び "D10"とする。

[0080]

バンク制御回路7は、サイクル203において、バンクnリードデータBnR Dを、メモリリードデータMRDとして出力する。

[0081]

サイクル203において、キャッシュ周辺回路5のフリップフロップ512は、サイクル202で入力されたキャッシュアドレスADR中のタグTGを出力する。なお、このタグTGの値を"T00"とする。

[0082]

比較器 5 0 0 は、フリップフロップ 5 1 2 の出力値 "T 0 0" と、way0タグリードデータw0TRDの値 "T 0 0" とが一致しているため、"1"を出力する。上述のように、バンクnステータスリードデータBnSRDの値は"1 1 0 0 1"であるため、データw0vdは"1"となる。従って、AND回路 5 0 1 の入力にはともに"1"が入力されて、AND回路 5 0 1 は"1"を出力する。これにより、図1 0 に示されるように、サイクル 2 0 3 において、way0ヒット信号HIT0は"1"となる。

[0083]

比較器502は、フリップフロップ512の出力値"T00"と、way1タグリードデータw1TRDの値"T10"とが一致していないため、"0"を出力する。比較器502の出力が"0"であるため、AND回路503は"0"を出力する。これにより、図11に示されるように、サイクル203において、way1ヒット信号HIT1は"0"となる。

[0084]

AND回路505は、データw0dyが"0"であるため"0"を出力する。これにより、図10に示されるように、サイクル203において、way0コピーバック信号CB0は"0"となる。またAND回路508は、データw1dyが"0"であるため"0"を出力する。これにより、図11に示されるように、サイクル203において、way1コピーバック信号CB1は"0"となる。

[0085]

OR回路509は、AND回路501の出力が"1"であるため"1"を出力し、OR回路510は、AND回路503,508の出力がともに"0"であるため"0"を出力する。従って、セレクタ511は、way0リードデータw0RDを選択する。これにより、図12に示されるように、サイクル203において、リードデータRDとして"D00"がバス制御回路3に出力される。そして、バス制御回路3は、受け取ったリードデータRDをCPU2に出力する。

[0086]

また、サイクル203では、ステータスメモリ600へのライトアクセスも実行され、キャッシュステータスの更新が行われる。

[0087]

サイクル203において、バス制御回路3は、ステータスリードデータSRD が入力され、way0がヒット状態であることを認識する。従って、キャッシュステータスのLRUビットを"0"に更新する必要がある。また、サイクル202でのキャッシュメモリ装置10へのアクセスはリードアクセスであるため、データway0__validビット、way1__validビット、way0__dirtyビット及びway1__dirtyビットを更新する必要は無い。従って、バス制御回路3は、バンクnのキャッシュメモリ6のステータスメモリ600に、キャッシュステータスとして"11000"を書き込む。

[0088]

具体的には、図9に示されるように、サイクル203において、バス制御回路3は、キャッシュメモリ装置10に値"A0"のキャッシュアドレスADRを出力し、同時に値"11000"のステータスライトデータSWDとキャッシュメモリ制御信号CMCNTを出力する。

[0089]

このサイクルでは、ステータスメモリ600へのライトアクセスが実行されるため、図9に示されるように、バンクnステータスアクセス要求信号BnSREQ及びバンクnステータスライト制御信号BnSWCNTはともに"1"を示す。従って、バンクnのキャッシュメモリ6のステータスメモリ600において、キャッシュアドレスADR中のインデックスIDが示すアドレスに"11000"が書き込まれる。このようにして、キャッシュステータスが更新される。

[0090]

次に、CPU2はバス制御回路3に対して、キャッシュメモリ装置10のキャッシュメモリ6にリードアクセスするように要求する。CPU2の要求を受け取ったバス制御回路3は、図9に示されるように、サイクル205において、キャッシュメモリ装置10に値"A1"のキャッシュアドレスADRを出力し、同時にキャッシュメモリ制御信号CMCNTを出力する。

[0091]

バンク制御回路7は、受け取ったキャッシュアドレスADR中に含まれる信号

BIDに基づいて、選択したキャッシュメモリ6中のバンクnのキャッシュメモリ6に、キャッシュメモリ制御信号CMCNTをバンクn制御信号BnCNTとして出力する。

[0092]

そして、上述のようにして、サイクル206において、バンクnのキャッシュメモリ6のステータスメモリ600、タグメモリ612及びデータメモリ634からデータが読み出される。なお、図9~12に示されるように、サイクル206で読み出されたバンクnステータスリードデータBnSRD、バンクnway0タグリードデータBnw0TRD、バンクnway1タグリードデータBnw1TRD、バンクnway0リードデータBnw0RD及びバンクnway1リードデータBnw1RDの値を、それぞれ"11000"、"T01"、"T11"、"D01"及び"D11"とする。

[0093]

サイクル206において、キャッシュ周辺回路5のフリップフロップ512は、サイクル205で入力されたキャッシュアドレスADR中のタグTGを出力する。なお、このタグTGの値を"T21"とする。

[0094]

比較器500は、フリップフロップ512の出力値"T21"と、way0タグリードデータw0TRDの値"T01"とが一致していないため、"0"を出力する。比較器500の出力が"0"であるため、AND回路501は"0"を出力する。これにより、図10に示されるように、サイクル206において、way0ヒット信号HIT0は"0"となる。

[0095]

比較器502は、フリップフロップ512の出力値"T00"と、way1タグリードデータw1TRDの値"T01"とが一致していないため、"0"を出力する。比較器502の出力が"0"であるため、AND回路503は"0"を出力する。これにより、図11に示されるように、サイクル206において、way1ヒット信号HIT1は"0"となる。

[0096]

AND回路505は、データw0dyが"0"であるため"0"を出力する。 これにより、図10に示されるように、サイクル206において、way0コピーバック信号CB0は"0"となる。またAND回路508は、データw1dyが"0"であるため"0"を出力する。これにより、図11に示されるように、サイクル206において、way1コピーバック信号CB1は"0"となる。

[0097]

OR回路509は、AND回路501,505の出力がともに"0"であるため"0"を出力し、OR回路510は、AND回路503,508の出力がともに"0"であるため"0"を出力する。従って、セレクタ511の出力は不定となる。その結果、図12に示されるように、サイクル206において、リードデータRDの値は不定となる。

[0098]

バス制御回路 3 は、サイクル 2 0 6 において、ステータスリードデータ S R D が入力され、way0、1 がともにミスヒット状態(way0ヒット信号 H I T 0 及びway 1 ヒット信号 H I T 1 がともに "0") であることと、コピーバック不要(way0コピーバック信号 C B 0 及びway 1 コピーバック信号 C B 1 がともに "0") であることを認識する。なお、サイクル 2 0 5 で実行されるアクセスによってキャッシュステータスは変化しないため、サイクル 2 0 6 においてはキャッシュステータスの更新は行われない。

[0099]

そして、バス制御回路3は、メインメモリ4のコピーデータを得るために、メインメモリ4に対してリードアクセスを行う。そして、メインメモリ4から読み出したデータをCPU2に出力するとともに、そのデータをバンクnのキャッシュメモリ6に書き込む。なお、メインメモリ4から読み出されたデータの値を"DW1"とする。

[0100]

サイクル207~210は、バス制御回路3によるメインメモリ4へのリードアクセス期間であり、この期間中には、キャッシュメモリ装置10へのアクセスは実行されない。

[0101]

バス制御回路 3 は、メインメモリ 4 からデータ "DW 1"を読み出すと、サイクル 2 1 1 において、データ "DW 1"のキャッシュメモリ 6 への書き込みを行う。バス制御回路 3 は、サイクル 2 0 6 で入力されたステータスリードデータ S R D から、 L R U ビットがway 0 を示すことを認識しているため、way 1 データメモリ 6 0 4 にデータ "DW 1"の書き込みを行う。

[0102]

更に、サイクル211において、バス制御回路3は、キャッシュステータス及びキャッシュメモリ6内のタグTGの更新を行う。バス制御回路3はway1データメモリ604にデータ"DW1"を書き込むため、LRUビットを"1"に更新する必要がある。また、way1データメモリ604に書き込まれるデータはメインメモリ4のコピーデータであり、way0データメモリ603にはデータが書き込まれないため、way0一dirtyビット及びway1一dirtyビットを更新する必要はない。また、way1データメモリ604のデータは更新されるが、データは有効のままであるので、way1一va1idビットを更新する必要はないし、way0データメモリ603にはデータが書き込まれないため、way0一va1idビットも更新する必要は無い。従って、バス制御回路3は、バンクnのキャッシュメモリ6のステータスメモリ600に、キャッシュステータスとして"11001"を書き込む。

[0103]

以下に、サイクル211における動作について具体的に説明する。

[0104]

図9に示されるように、サイクル211において、バス制御回路3は、キャッシュメモリ装置10に値 "A1"のキャッシュアドレスADRを出力し、同時に、値 "11001"のステータスライトデータSWDとキャッシュメモリ制御信号CMCNTを出力する。更に、バス制御回路3は、このサイクルにおいて、図12に示されるように、値 "DW1"のライトデータWDを出力する。

[0105]

バンクnステータスアクセス要求信号BnSREQは"1"を示し、バンクn

ステータスライト制御信号BnSWCNTは"1"を示すため、バンクnのキャッシュメモリ6のステータスメモリ600において、キャッシュアドレスADR中のインデックスIDが示すアドレスに、"11001"が書き込まれる。このようにして、キャッシュステータスが更新される。

[0106]

また、サイクル211では、図11に示されるように、バンクnway1タグアクセス要求信号BnTREQ1及びバンクnway1タグライト制御信号BnTCNT1がともに"1"を示す。従って、バンクnのキャッシュメモリ6のway1タグメモリ601において、キャッシュアドレスADR中のインデックスIDが示すアドレスに、キャッシュアドレスADR中のタグTGが書き込まれる。このようにして、キャッシュメモリ6内のタグTGが更新される。

[0107]

またサイクル211では、図12に示されるように、バンクnway1データアクセス要求信号BnDREQ1及びバンクnway1データライト制御信号BnDCNT1がともに"1"を示す。従って、バンクnのキャッシュメモリ6のway1データメモリ604において、キャッシュアドレスADR中のインデックスIDが示すアドレスに、データ"DW1"が書き込まれる。このようにして、メインメモリ4のコピーデータがキャッシュメモリ6に書き込まれる。

[0108]

次に、図13~15を参照して、マイクロプロセッサ1のキャッシュ動作にお けるライト動作について説明する。

[0109]

まず、CPU2はバス制御回路3に対して、キャッシュメモリ装置10のキャッシュメモリ6にデータ"DW2"を書き込むように要求する。CPU2の要求を受け取ったバス制御回路3は、キャッシュメモリ6へのライトアクセスに先立って、キャッシュメモリ6内のステータスメモリ600及びタグメモリ612へのリードアクセスを行う。

[0110]

具体的には、図13に示されるように、サイクル214において、バス制御回

路3は、キャッシュメモリ装置10に値 "A2" のキャッシュアドレスADRを 出力し、同時にキャッシュメモリ制御信号CMCNTを出力する。

[0111]

サイクル214では、バンクnステータスアクセス要求信号BnSREQは"1"を示し、バンクnステータスライト制御信号BnSWCNTは"0"を示すため、バンクnのキャッシュメモリ6のステータスメモリ600に対してリードアクセスが実行される。その結果、図13に示されるように、サイクル215において、ステータスメモリ600からデータが読み出されて、バンクnステータスリードデータBnSRDとして出力される。なお、サイクル215で読み出されたバンクnステータスリードデータBnSRDの値を"11000"とする。

[0112]

またサイクル214では、図14に示されるように、バンクnway0タグアクセス要求信号BnTREQ0及びバンクnway1タグアクセス要求信号BnTREQ1がともに"1"を示し、バンクnway0タグライト制御信号BnTCNT1がともに"0"を示す。従って、バンクnのキャッシュメモリ6のタグメモリ612に対してリードアクセスが実行される。その結果、サイクル215において、タグメモリ612からデータが読み出されて、バンクnway0タグリードデータBnw0TRD及びバンクnway1タグリードデータBnw1TRDとして出力される。なお、サイクル215で読み出されたバンクnway0タグリードデータBnw0TRD及びバンクnway1タグリードデータBnw1TRDの値をそれぞれ"T02"及び"T12"とする。

[0113]

サイクル215において、キャッシュ周辺回路5のフリップフロップ512は、サイクル214で入力されたキャッシュアドレスADR中のタグTGを出力する。なお、このタグTGの値を"T12"とする。

[0114]

比較器 5 0 0 は、フリップフロップ 5 1 2 の出力値 "T 1 2" と、way 0 タ グリードデータw 0 T R D の値 "T 0 2" とが一致していないため、"O" を出 力する。従って、AND回路501は"0"を出力する。これにより、図14に示されるように、サイクル215において、way0ヒット信号HIT0は"0"となる。

[0115]

比較器 5 0 2 は、フリップフロップ 5 1 2 の出力値 "T 1 2" と、way 1 タ グリードデータw1 T R D の値 "T 1 2" とが一致しているため、"1"を出力する。上述のように、バンクn ステータスリードデータ B n S R D の値は"1 1 0 0 0"であるため、データw0 v d は"1"となる。従って、A N D 回路 5 0 3 の入力にはともに"1"が入力されて、A N D 回路 5 0 3 は"1"を出力する。これにより、図1 4 に示されるように、サイクル 2 1 5 において、way 1 ヒット信号 H I T 1 は"1"となる。

[0116]

AND回路 505, 508は、データw0dy, w1dyがともに"0"であるため、それぞれ"0"を出力する。これにより、図14に示されるように、サイクル 215において、way0コピーバック信号 CB0及びway1コピーバック信号 CB1がそれぞれ"0"となる。

[0117]

バス制御回路 3 は、サイクル 2 1 5 において、バンク制御回路 7 及びキャッシュ周辺回路 5 の出力を受け取ると、データ "DW 2"をバンク n のキャッシュメモリ 6 に書き込む。バス制御回路 3 は、サイクル 2 1 5 で受け取ったキャッシュ周辺回路 5 からの信号から、way 0 ヒット信号 H I T 1、way 0 コピーバック信号 C B O 及びway 1 コピーバック信号 C B 1 がそれぞれ "0"、"1"、"0"及び"0"を示すことを認識しているため、way 1 データメモリ 6 0 4 にデータ "DW 2"の書き込みを行う。

[0118]

また、way1データメモリ604にデータを書き込むため、LRUビット及びway1__dirtyビットをともに"1"に更新する必要があるため、バス制御回路3は、サイクル215において、バンクnのキャッシュメモリ600に、キャッシュステータスとして"11011"を書き込む

[0119]

具体的には、図13に示されるように、サイクル215において、バス制御回路3は、キャッシュメモリ装置10に値"A2"のキャッシュアドレスADRを出力し、同時に、値"11011"のステータスライトデータSWDとキャッシュメモリ制御信号CMCNTを出力する。更に、バス制御回路3は、このサイクルにおいて、図15に示されるように、値"DW2"のライトデータWDを出力する。

[0120]

バンクnステータスアクセス要求信号BnSREQ及びバンクnステータスライト制御信号BnSWCNTはともに"1"を示すため、バンクnのキャッシュメモリ6のステータスメモリ600に"11011"が書き込まれる。このようにして、キャッシュステータスが更新される。

[0121]

[0122]

その後、CPU2はバス制御回路3に対して、キャッシュメモリ装置10のキャッシュメモリ6にデータ"DW3"を書き込むように要求する。CPU2の要求を受け取ったバス制御回路3は、サイクル217において、上述のように、キャッシュメモリ6へのライトアクセスに先立って、キャッシュメモリ6内のステータスメモリ600及びタグメモリ612へのリードアクセスを行う。その結果、サイクル218において、バンクnのキャッシュメモリ6のステータスメモリ600及びタグメモリ612からデータが読み出される。なお、図13,14に示されるように、サイクル218で読み出されたバンクnステータスリードデータBnSRD、バンクnway0タグリードデータBnw0TRD及びバンクn

way1タグリードデータBnw1TRDの値を、それぞれ"11001"、"T03"、"T13"とする。

[0123]

サイクル218において、キャッシュ周辺回路5のフリップフロップ512は、サイクル217で入力されたキャッシュアドレスADR中のタグTGを出力する。なお、このタグTGの値を"T23"とする。

[0124]

比較器 5 0 0 は、フリップフロップ 5 1 2 の出力値 "T 2 3" と、way 0 タ グリードデータw 0 T R D の値 "T 0 3"とが一致していないため、"0"を出力する。従って、図 1 4 に示されるように、サイクル 2 1 8 において、way 0 ヒット信号 H I T 0 は"0"となる。

[0125]

比較器 5 0 2 は、フリップフロップ 5 1 2 の出力値 "T 2 3" と、way 1 タ グリードデータw 1 T R D の値 "T 1 3" とが一致していないため、"0" を出 力する。従って、図 1 4 に示されるように、サイクル 2 1 8 において、way 1 ヒット信号 H I T 1 は "0" となる。

[0126]

AND回路 505, 508は、データw0dy, w1dyがともに"0"であるため、それぞれ"0"を出力する。これにより、図14に示されるように、サイクル 218において、way0コピーバック信号 CB0及びway1コピーバック信号 CB1 はそれぞれ"0"となる。

[0127]

バス制御回路3は、サイクル218において、バンク制御回路7及びキャッシュ周辺回路5の出力を受け取ると、上述のようにして、データ"DW3"をバンクnのキャッシュメモリ6に書き込む。バス制御回路3は、サイクル218で受け取ったキャッシュ周辺回路5からの信号から、way0ヒット信号HITO、way1ヒット信号HIT1、way0コピーバック信号CB0、way1コピーバック信号CB1が全て"0"を示すことを認識している。更に、サイクル218で入力されたステータスリードデータSRDから、LRUビットがway1

を示していることを認識している。従って、バス制御回路3は、way0データメモリ603にデータ"DW3"の書き込みを行う。

[0128]

また、way0データメモリ603にデータを書き込むため、LRUビットを "0" に、way0__dirtyビットを "1" に更新する必要がある。従って、サイクル218において、バス制御回路3は、バンクnのキャッシュメモリ6のステータスメモリ600にキャッシュステータスとして "11100" を書き込む。

[0129]

次に図16~19を参照して、リード動作時にコピーバックが発生した際のマイクロプロセッサ1の動作について説明する。

[0130]

まず、CPU2はバス制御回路3に対して、キャッシュメモリ装置10のキャッシュメモリ6にリードアクセスするように要求する。CPU2の要求を受け取ったバス制御回路3は、図16に示されるように、サイクル221において、キャッシュメモリ装置10に値"A4"のキャッシュアドレスADRを出力し、同時にキャッシュメモリ制御信号CMCNTを出力する。

[0131]

そして、上述のようにして、サイクル222において、バンクnのキャッシュメモリ6のステータスメモリ600、タグメモリ612及びデータメモリ634からデータが読み出される。ここで、図 $16\sim19$ に示されるように、サイクル222で読み出されたバンクnステータスリードデータBnSRD、バンクnway0タグリードデータBnw0TRD、バンクnway1タグリードデータBnw1TRD、バンクnway0リードデータBnw0RD及びバンクnway1リードデータBnw1TRD、バンクnway0リードデータBnw0RD及びバンクnway1リードデータBnw1RDの値を、それぞれ"B1101"、"B104"、"B14"、"B14"、"B14"とする。

[0132]

サイクル222において、キャッシュ周辺回路5のフリップフロップ512は、サイクル221で入力されたキャッシュアドレスADR中のタグTGを出力す

る。ここでは、このタグTGの値を"T24"とする。

[0133]

比較器500は、フリップフロップ512の出力値"T24"と、way0タグリードデータw0TRDの値"T04"とが一致していないため、"0"を出力する。従って、AND回路501は"0"を出力する。これにより、図17に示されるように、サイクル222において、way0ヒット信号HIT0は"0"となる。

[0134]

比較器502は、フリップフロップ512の出力値"T24"と、way1タグリードデータw1TRDの値"T04"とが一致していないため、"0"を出力する。従って、AND回路503は"0"を出力する。これにより、図18に示されるように、サイクル222において、way1ヒット信号HIT1は"0"となる。

[0135]

インバータ504は、AND回路501の出力が"0"であるため"1"を出力する。そして、データw0dy, LRUがともに"1"であるため、AND回路505の入力は全て"1"となる。従って、AND回路505は"1"を出力する。これにより、図17に示されるように、サイクル222において、way0コピーバック信号CB0が"1"となる。またAND回路508は、データw1dyが"0"であるため"0"を出力する。これにより、図18に示されるように、サイクル206において、way1コピーバック信号CB1は"0"となる。

[0136]

OR回路509は、AND回路505の出力が"1"であるため"1"を出力し、OR回路510は、AND回路503,508の出力がともに"0"であるため"0"を出力する。従って、セレクタ511は、way0リードデータw0RDを選択する。その結果、図19に示されるように、サイクル222において、リードデータRDとして"D04"がバス制御回路3に出力される。

[0137]

AND回路505の出力が"1"、AND回路508の出力が"0"であるため、セレクタ514は、値"T04"のway0タグリードデータw0TRDを出力する。連結器515は、セレクタ514の出力値"T04"と、フリップフロップ513が出力する、キャッシュアドレスADR中のインデックスとを連結して、コピーバックアドレスCADRとしてバス制御回路3に出力する。ここで、サイクル222で出力されるコピーバックアドレスCADRの値を"C4"とする。

[0138]

バス制御回路3は、サイクル222において、way0コピーバック信号CB 0が"1"であることを認識する。従ってバス制御回路3は、コピーバックアドレスCADRをメインメモリ4のアドレスとして、受け取ったデータ"D04"をメインメモリ4の所定のブロックに書き込む。なお、この書き込み動作は「コピーバック」と呼ばれる。

[0139]

またバス制御回路 3 は、way0 ヒット信号 HIT0 及びway1 ヒット信号 HIT1 がともに "0"であるため、アドレス値 "A4"で示されるメインメモリ4の所定のブロックからデータを読み出す。なお、このときにメインメモリ4 から読み出されたデータの値を "DW4"とする。

[0140]

サイクル223~226は、バス制御回路3による上述のメインメモリ4への リードアクセス期間であり、この期間中には、キャッシュメモリ装置10へのア クセスは実行されない。

[0141]

バス制御回路3は、メインメモリ4からデータ "DW4"を読み出すと、サイクル227において、キャッシュアドレスADRの値を "A4"として、データ "DW4"を、way0データメモリ603に書き込む。

[0142]

更にサイクル227において、バス制御回路3は、キャッシュステータス及び キャッシュメモリ6内のタグTGの更新を行う。バス制御回路3はway0デー タメモリ603にデータ "DW4" を書き込むため、LRUビットを"0"に更新する必要がある。また、way0データメモリ603に書き込まれるデータはメインメモリ4のコピーデータであるため、way0_dirtyビットを"0"に更新する必要ある。従って、バス制御回路3は、バンクnのキャッシュメモリ6のステータスメモリ600に、キャッシュステータスとして"11000"を書き込む。

[0143]

以上のようにして、リード動作時にコピーバックが行われる。

[0144]

次に、図20,21を参照して、異なるキャッシュメモリ6に連続してアクセスする場合のマイクロプロセッサ1の動作について説明する。

[0145]

図20,21は、信号CSIZEの値を"11"に設定し、各キャッシュメモリ6のステータスメモリ600に対してリードアクセスする場合の動作タイミングを示している。まずバス制御回路3は、サイクル302において、値"A10"のキャッシュアドレスADRを出力し、同時にキャッシュメモリ制御信号CMCNTを出力する。

[0146]

このとき、図20に示されるように、信号BIDは"000"を示し、キャッシュメモリ制御信号CMCNT中のステータスアクセス要求信号は"1"を示している。従って、バンク制御回路7のバンクデコーダ700は、バンク0選択信号BOSELのみを"1"とする。その結果、キャッシュメモリ制御信号CMCNTが、バンク0制御信号BOCNTとして出力される。そのため、図20に示されるように、サイクル302において、バンク0ステータスアクセス要求信号BOSREQのみが"1"となっている。なお、図示していないが、サイクル302においては、バンク0ステータスライト制御信号BOSWCNTは"0"である。

[0147]

バンク 0 ステータスアクセス要求信号 B O S R E Q が "1"、バンク 0 ステー

タスライト制御信号BOSWCNTが"O"となると、サイクル3O3において、バンクOのキャッシュメモリ6のステータスメモリ6OOからデータが読み出され、バンクOステータスリードデータBOSRDとしてバンク制御回路7に入力される。なお、このバンクOステータスリードデータBOSRDの値を"RDO"とする。

[0148]

そして、バンク0選択信号BOSELのみが"1"を示すため、バンク制御回路7のフリップフロップ709~716の出力は、フリップフロップ709のみが"1"を示す。従って、図21に示されるように、サイクル303において、バンク0ステータスリードデータBOSRDが、ステータスリードデータSRDとしてバス制御回路3に入力される。

[0149]

また、サイクル303では、図20に示されるように、バス制御回路3は、値 "A11"のキャッシュアドレスADRを出力し、同時にキャッシュメモリ制御 信号CMCNTを出力する。

[0150]

このとき、信号BIDは"001"を示し、キャッシュメモリ制御信号CMC NT中のステータスアクセス要求信号は"1"を示している。従って、バンク制御回路7のバンクデコーダ700は、バンク1選択信号B1SELのみを"1"とする。その結果、キャッシュメモリ制御信号CMCNTが、バンク1制御信号 B1CNTとして出力される。そのため、図20に示されるように、サイクル303において、バンク1ステータスアクセス要求信号B1SREQのみが"1"となっている。なお、図示していないが、サイクル303においては、バンク1ステータスライト制御信号B1SWCNTは"0"である。

[0151]

バンク1ステータスアクセス要求信号B1SREQが"1"、バンク1ステータスライト制御信号B1SWCNTが"0"となると、サイクル304において、バンク1のキャッシュメモリ6のステータスメモリ600からデータが読み出され、バンク1ステータスリードデータB1SRDとしてバンク制御回路7に入

力される。なお、このバンク1ステータスリードデータB1SRDの値を "RD 1"とする。

[0152]

バンク1選択信号B1SELのみが"1"を示すため、バンク制御回路7のフリップフロップ709~716の出力は、フリップフロップ710のみが"1"を示す。従って、図21に示されるように、サイクル304において、バンク1ステータスリードデータB1SRDが、ステータスリードデータSRDとしてバス制御回路3に入力される。

[0153]

また、サイクル304では、図20に示されるように、バス制御回路3は、値 "A12"のキャッシュアドレスADRを出力し、同時にキャッシュメモリ制御 信号CMCNTを出力する。

[0154]

このとき、信号BIDは"010"を示し、キャッシュメモリ制御信号CMC NT中のステータスアクセス要求信号は"1"を示している。従って、バンク制御回路7のバンクデコーダ700は、バンク2選択信号B2SELのみを"1"とする。その結果、キャッシュメモリ制御信号CMCNTが、バンク2制御信号B2CNTとして出力される。そのため、図20に示されるように、サイクル304において、バンク2ステータスアクセス要求信号B2SREQのみが"1"となっている。なお、図示していないが、サイクル304においては、バンク2ステータスライト制御信号B2SWCNTは"0"である。

[0155]

バンク2ステータスアクセス要求信号B1SREQが"1"、バンク2ステータスライト制御信号B2SWCNTが"0"となると、サイクル305において、バンク2のキャッシュメモリ6のステータスメモリ600からデータが読み出され、バンク2ステータスリードデータB2SRDとしてバンク制御回路7に入力される。なお、このバンク2ステータスリードデータB1SRDの値を"RD2"とする。

[0156]

そして、バンク2選択信号B2SELのみが"1"を示すため、バンク制御回路7のフリップフロップ709~716の出力は、フリップフロップ711のみが"1"を示す。従って、図21に示されるように、サイクル305において、バンク2ステータスリードデータB2SRDが、ステータスリードデータSRDとしてバス制御回路3に入力される。

[0157]

このように、バンク0~7のキャッシュメモリ6のステータスメモリ600が順にリードアクセスされ、図21に示されるように、ステータスリードデータSRDとして、バンク0ステータスリードデータB0SRD~バンク7ステータスリードデータB7SRDが順にバス制御回路3に入力される。

[0158]

以上の説明では、バンク制御回路7に8つのキャッシュメモリ6を接続していたが、最大でも8Kバイトのキャッシュ容量しか必要でなければ、図22に示されるように、バンク0~3までの4つのキャッシュメモリ6をバンク制御回路7に接続しても良い。この場合には、信号CSIZEの値を"00"、"01"、"10"のどれかに設定することによって、2Kバイト、4Kバイトあるいは8Kバイトのキャッシュ容量を実現できる。

[0159]

また、最大でも4 Kバイトのキャッシュ容量しか必要でなければ、図23に示されるように、バンク0,1の2つのキャッシュメモリ6をバンク制御回路7に接続しても良い。この場合には、信号CSIZEの値を"00"、"01"のどちらに設定することによって、2 Kバイトあるいは4 Kバイトのキャッシュ容量を実現できる。

[0160]

また、2 Kバイトのキャッシュ容量しか必要でなければ、図24に示されるように、バンク0のキャッシュメモリ6のみをバンク制御回路7に接続しても良い。この場合には、信号CSIZEの値を"00"に固定することによって、2 Kバイトのキャッシュ容量を実現できる。

[0161]

なお、バンク制御回路7に8つ未満のキャッシュメモリ6を接続する場合には、バンク0リードデータB0RDからバンク7リードデータB7RDの入力端子のうち、キャッシュメモリ6と接続されない入力端子は、バンク制御回路7の動作の安定性を向上するために電位固定する方が望ましい。

[0162]

このように、本実施の形態1に係るキャッシュメモリ装置10では、複数のキャッシュメモリ6へのアクセスを制御するバンク制御回路7を設けているため、本実施の形態1のように、キャッシュ容量に関わらず、キャッシュアドレスADRにおいて、タグTG及びインデックスIDが占めるビット位置を固定することができる。

[0163]

従来技術では、本実施の形態1に係るバンク制御回路7のように、複数のキャッシュメモリ6へのアクセスを制御することができる回路を備えていなかったため、キャッシュ容量を増加させる場合には、複数のキャッシュメモリ6を設けることができず、キャッシュメモリ6のway0データメモリ603及びway1データメモリ604のメモリ容量を増加させる必要があった。

[0164]

way0データメモリ603及びway1データメモリ604は上述のようにキャッシュアドレス中のインデックスIDをアドレスとしているため、それらのメモリ容量を増加させるためには、キャッシュアドレスADR中のインデックスIDのビット数を増加させて、アドレス幅を増やす必要があった。更に、キャッシュアドレスのビット数はメインメモリ4のアドレス幅に依存するため、インデックスIDのビット数が増加すると、タグTGのビット数は減少する。

[0165]

従って、キャッシュ容量を増加させた場合には、インデックスIDを利用するキャッシュ周辺回路5のフリップフロップ513や、タグTGを利用するフリップフロップ512、比較器500,502及びセレクタ514や、タグTG及びインデックスIDを利用する連結器515を設計変更する必要があった。特に、比較器500,502の設計変更に時間を要していた。

[0166]

本実施の形態1では、キャッシュメモリ装置10にバンク制御回路7を設けることによって、複数のキャッシュメモリ6を搭載することが可能になった。その結果、本実施の形態1のように、キャッシュメモリ6のway0データメモリ603及びway1データメモリ604のメモリ容量を変更することなく、キャッシュ容量を変更することができるため、キャッシュアドレスADRにおけるタグTG及びインデックスIDのビット位置を常に固定することができる。従って、キャッシュ容量を変更した場合であっても、キャッシュ周辺回路5を設計変更する必要がなくなり、キャッシュ容量を変更する際に必要となる設計変更を低減できる。

[0167]

また、上述の特許文献1に記載の技術では、キャッシュメモリ装置のway数、言い換えれば連想度を変更することによってキャッシュメモリ装置のキャッシュ容量を変更し、これによって、キャッシュ容量を変更する際に必要な設計変更を低減している。しかしながら、キャッシュ容量の変更に、特許文献1に記載の技術を採用した場合には以下の問題を生じる。

[0168]

本実施の形態1では、ミスヒット時のデータ置換方式に、データ参照の時間的局所性を利用するLRU方式を採用しているが、このLRU方式を採用した場合には、一般的に、way数が増加すると履歴の保存数が増加するため、短時間でデータ置換を行うことが困難になる。従って、特許文献1に記載の技術のように、way数の変更によってキャッシュ容量を変更する場合には、キャッシュ容量が増加するにつれてキャッシュ性能が低下するため、データ置換方式に、LRU方式を採用することが困難になる。

[0169]

そこで、特許文献1に記載の技術では、データ置換方式に、LRU方式ではなく、ポインタレジスタと呼ばれる、最新のアクセスが行われたキャッシュ単位を示すレジスタを利用した制御方式を採用している。しかしながら、この制御方式では、ポインタレジスタが示す値で比較器判定結果をマスクしているため、本来

ヒットすべきアドレスでミスヒットとなる場合があり、ヒット率が低下する。

[0170]

更に、本来ヒットすべきアドレスでミスヒットとなるため、既に、あるキャッシュ単位に書き込まれている有効データが、再度他のキャッシュ単位に書き込まれ、複数のキャッシュ単位に同じカラムアドレスの内容が書き込まれることになる。従って、メモリがキャッシュメモリとして有効利用されない。なお、特許文献1におけるキャッシュメモリが本実施の形態1におけるway0データメモリ603及びway1データメモリ604に相当し、特許文献1におけるキャッシュ単位(UNIT)数及びカラムアドレスが、本実施の形態1におけるway数及びインデックスにそれぞれに相当する。

[0171]

このように、特許文献1に記載の技術では、キャッシュ性能を犠牲にしながら 、キャッシュ容量の変更の容易化を実現している。

[0172]

一方、本実施の形態1では、バンク制御回路7の働きによって、キャッシュメモリ6の数を変更することでキャッシュ容量を変更することが可能になるため、way数を変更する必要が無い。従って、本実施の形態1のように、データ置換方式にLRU方式を採用することができ、キャッシュ性能を犠牲にすることなく、キャッシュ容量の変更の容易化を実現している。

[0173]

また本実施の形態1では、バンク制御回路7が、キャッシュ容量を示す信号CSIZEに基づいて、キャッシュメモリ6を選択することができるため、本実施の形態1のように、信号CSIZEの値を変化させることによって、簡単に、複数種類のキャッシュ容量を実現することができる。従って、キャッシュ周辺回路5を設計変更する必要がなく、キャッシュ容量変更の際に必要な設計変更を低減できる。

[0174]

また、バンク制御回路7の働きによって、1回のリードアクセスまたは1回の ライトアクセスでは、1つのキャッシュメモリ6のみにアクセスされるため、キ ヤッシュメモリ装置10の低消費電力化が図られる。

[0175]

また、キャッシュメモリ装置10が備える複数のキャッシュメモリ6は、メモリ容量が互いに同じであるため、本実施の形態1のように、互いに同じ回路で構成することができる。従って、複数のキャッシュメモリ6のメモリ容量が互いに異なる場合よりも、キャッシュメモリ装置10の設計が容易に行える。

[0176]

また、本実施の形態1のように、マイクロプロセッサが、バンク制御回路7を 有するキャッシュメモリ装置10を備えることによって、キャッシュ容量の異な るマイクロプロセッサを容易に得ることができる。

[0177]

なお、本実施の形態1に係るバンク制御回路7は、8つのキャッシュメモリ6と接続可能であったが、最大でも8Kバイトのキャッシュ容量しか必要で無い場合には、図25に示されるように、バンク0~3のキャッシュメモリ6を設けて、バンク制御回路7の替わりに4つのキャッシュメモリ6と接続可能なバンク制御回路7bを設けても良い。

[0178]

また、最大4Kバイトのキャッシュ容量しか必要で無い場合には、図26に示されるように、バンク0,1のキャッシュメモリ6を設けて、バンク制御回路7の替わりに2つのキャッシュメモリ6と接続可能なバンク制御回路7cを設けても良い。

[0179]

図27はバンク制御回路7bの構成を示す回路図であって、図28はバンク制御回路7cの構成を示す回路図である。図27に示されるように、バンク制御回路7bは、バンクデコーダ700bと、上述のAND回路701~704と、上述のフリップフロップ709~712と、セレクタ717bとを備えている。

[0180]

バンクデコーダ700bは、信号CSIZE及び信号BIDに基づいて、バンク0選択信号BOSEL~バンク3選択信号B3SELを出力する。

4 8

[0181]

図29は、信号CSIZEと、信号BIDと、バンクn選択信号BnSEL($n=0\sim3$) との関係を示す図である。図29に示されるように、信号CSIZEが"00"のとき、信号BIDの値に関わらず、バンク0選択信号B0SELのみが常に"1"となり、バンク1選択信号B1SEL \sim バンク3選択信号B3SELは常に"0"である。信号CSIZEが"01"の場合には、信号BIDの最下位ビットが"0"のときにはバンク0選択信号B0SELのみが"1"となり、"1"のときにはバンク1選択信号B1SELのみが"1"となる。

[0182]

また、信号CSIZEが"10"の場合には、信号BIDの下位2ビットが"00"のときにはバンク0選択信号BOSELのみが"1"となり、"01"のときにはバンク1選択信号B1SELのみが"1"となり、"10"のときにはバンク2選択信号B2SELのみが"1"となり、"11"のときにはバンク3選択信号B3SELのみが"1"となる。なお、信号CSIZEが"11"の場合には、バンク0選択信号B0SEL~バンク3選択信号B3SELのそれぞれの値は不定である。

[0183]

AND回路701~704は、バンク0選択信号BOSEL~バンク3選択信号B3SELとキャッシュメモリ制御信号CMCNTとの論理積をそれぞれ演算して、バンク0制御信号BOCNT~バンク3制御信号B3CNTとしてそれぞれ出力する。

[0184]

フリップフロップ709~712は、バンク0選択信号B0SEL~バンク3 選択信号B3SELがそれぞれ入力されている。そして、フリップフロップ70 9~712は、図示しないクロック信号CLKも入力されており、そのクロック 信号CLKの1クロックサイクル分、入力信号を遅延させて出力する。

[0185]

セレクタ717bは、バンク0リードデータB0RD〜バンク3リードデータ B3RDと、フリップフロップ709〜712の出力とが入力されている。セレ クタ717bは、フリップフロップ709~712の出力のうち、フリップフロップ709の出力が排他的に"1"である場合には、バンク0リードデータB0RDをメモリリードデータMRDとして出力し、フリップフロップ710の出力が排他的に"1"である場合には、バンク1リードデータB1RDをメモリリードデータMRDとして出力し、フリップフロップ711の出力が排他的に"1"である場合には、バンク2リードデータB2RDをメモリリードデータMRDとして出力し、フリップフロップ712の出力が排他的に"1"である場合には、バンク3リードデータB3RDをメモリリードデータMRDとして出力する。

[0186]

なお、フリップフロップ709~712の出力がすべて"0"、あるいは2つ 以上の出力が"1"となる場合には、セレクタ717bの出力は不定となる。

[0187]

このように、バンク0~3のキャッシュメモリ6しか搭載しない場合には、バンク制御回路7の替わりに、4つのキャッシュメモリ6と接続可能なバンク制御回路7bを設けても良い。

[0188]

図26のバンク制御回路7cは、図28に示されるように、バンクデコーダ700cと、上述のAND回路701,702と、上述のフリップフロップ709,710と、セレクタ717cとを備えている。

[0189]

バンクデコーダ700cは、信号CSIZE及び信号BIDに基づいて、バンク0選択信号BOSEL、バンク1選択信号B1SELを出力する。

[0190]

図30は、信号CSIZEと、信号BIDと、バンクn選択信号BnSEL(n=0, 1)との関係を示す図である。図30に示されるように、信号CSIZEが"00"のとき、信号BIDの値に関わらず、バンク0選択信号B0SELのみが常に"1"となり、バンク1選択信号B1SELは常に"0"である。信号CSIZEが"01"の場合には、信号BIDの最下位ビットが"0"のときにはバンク0選択信号B0SELのみが"1"となり、"1"のときにはバンク

1選択信号B1SELのみが"1"となる。

[0191]

なお、信号CSIZEが"10"あるいは"11"の場合には、バンク0選択信号BOSEL及びバンク1選択信号B1SELのそれぞれの値は不定である。

[0192]

AND回路701,702は、バンク0選択信号BOSEL及びバンク1選択信号B1SELとキャッシュメモリ制御信号CMCNTとの論理積をそれぞれ演算して、バンク0制御信号BOCNT及びバンク1制御信号B1CNTとしてそれぞれ出力する。

[0193]

フリップフロップ709,710は、バンク0選択信号B0SEL及びバンク 1選択信号B1SELがそれぞれ入力されている。そして、フリップフロップ7 09,710は、図示しないクロック信号CLKも入力されており、そのクロック信号CLKの1クロックサイクル分、入力信号を遅延させて出力する。

[0194]

セレクタ717cは、バンク0リードデータBORD及びバンク1リードデータB1RDと、フリップフロップ709,710の出力とが入力されている。セレクタ717cは、フリップフロップ709,710の出力がそれぞれ"1","0"のときには、バンク0リードデータB0RDをメモリリードデータMRDとして出力し、フリップフロップ709,710の出力がそれぞれ"0","1"のときには、バンク1リードデータB1RDを出力する。なお、フリップフロップ709,710の出力がともに"0"、あるいはともに"1"の場合には、セレクタ717cの出力は不定となる。

[0195]

このように、バンク 0, 1のキャッシュメモリ 6 しか搭載しない場合には、バンク制御回路 7の替わりに、2つのキャッシュメモリ 6 と接続可能なバンク制御回路 7 c を設けても良い。

[0196]

以上のように、キャッシュメモリ装置10に搭載するキャッシュメモリ6の個

数に応じてバンク制御回路を変更することによって、マイクロプロセッサ1の回 路規模を低減できる。

[0197]

また、本実施の形態1に係るキャッシュメモリ装置10では、キャッシュアドレスADR中のタグTGの全ビットを、各キャッシュメモリ6のタグメモリ612に記憶させていた。しかしながら、搭載しているキャッシュメモリ6を全て使用する場合には、言い換えれば、バンク制御回路がすべてのキャッシュメモリ6を選択する場合には、各キャッシュメモリ6のタグメモリ612に記憶させるデータの一部を固定値にすることができる。

[0198]

[0199]

このように、バンク制御回路7がすべてのキャッシュメモリ6を選択する場合には、信号BIDと、アクセスされるキャッシュメモリ6のバンクの番号とは一対一で対応している。従って、各キャッシュメモリ6のタグメモリ612において、タグTGに含まれる信号BIDが書き込まれるメモリ領域に、信号BIDに相当する各キャッシュメモリ6に固有の固定データを記憶することができる。

[0200]

具体的には、タグメモリ612の各アドレスにおけるメモリ領域の下位3ビットに、バンク0のキャッシュメモリ6では"000"を記憶させ、バンク1のキャッシュメモリ6では"001"を記憶させる。また、バンク2のキャッシュメモリ6では"010"を記憶させ、バンク3のキャッシュメモリ6では"011"を記憶させる。また、バンク4のキャッシュメモリ6では"100"を記憶させ、バンク5のキャッシュメモリ6では"101"を記憶させる。また、バンク

6のキャッシュメモリ6では"110"を記憶させ、バンク7のキャッシュメモリ6では"111"を記憶させる。

[0201]

このように、各キャッシュメモリ6のタグメモリが、キャッシュメモリ6に固有の固定データを記憶することによって、タグメモリ612にタグTGを書き込む際のビット数を低減することができる。つまり、22ビットで構成されるタグTGの全データを書き込む必要はなく、タグTGの上位19ビットのデータ、言い換えれば、キャッシュアドレスADRの0ビット目~18ビット目のデータのみを書き込むだけで良い。従って、キャッシュメモリ6とバス制御回路3との接続配線を簡素化できる。

[0202]

なお、キャッシュメモリ6のタグメモリ612に固定データを記憶させる方法 としては、例えば、タグメモリ612のデータ入力端子のうち、入力データの下 位3ビットが入力されるデータ入力端子を電位固定し、その他のデータ入力端子 にタグTGの上位19ビットを入力する方法を採用しても良い。

[0203]

また図31に示されるように、本実施の形態1に係るキャッシュメモリ装置10に、信号CSIZEに基づいて各キャッシュメモリ6への電源供給を制御する電源制御回路8を設けても良い。

[0204]

図32は電源制御回路8の構成を示す回路図である。図32に示されるように、電源制御回路8は、AND回路800と、インバータ801~803と、OR回路804と、トランジスタスイッチ805,806とを備えている。なお、信号CSIZEの上位ビット及び下位ビットの信号を、それぞれ、信号CSIZE[0],CSIZE[1]と呼ぶ。

[0205]

AND回路800は、信号CSIZE[0]と信号CSIZE[1]との論理積を 演算して出力する。インバータ801はAND回路800の出力を反転して出力 する。 [0206]

インバータ802は信号CSIZE[0]を反転して出力する。OR回路804 は、信号CSIZE[0]と信号CSIZE[1]との論理和を演算して出力する。 インバータ803はOR回路804の出力を反転して出力する。

[0207]

トランジスタスイッチ805,806は、バンク1~7のキャッシュメモリ6のそれぞれに対応して設けられている。そして、各トランジスタスイッチ805には、キャッシュメモリ6のプラスの電源電位となる電源電位VDDが入力されている。また、各トランジスタスイッチ806には、キャッシュメモリ6のマイナスの電源電位となる接地電位GNDが入力されている。

[0208]

バンク4~7のキャッシュメモリ6に対応して設けられたトランジスタスイッチ805のそれぞれは、インバータ801が"0"を出力するとオン状態になり、対応するキャッシュメモリ6に電源電位VDDを供給する。そして、インバータ801が"1"を出力するとオフ状態になり、対応するキャッシュメモリ6への電源電位VDDの供給を停止する。

[0209]

バンク4~7のキャッシュメモリ6に対応して設けられたトランジスタスイッチ806のそれぞれは、AND回路800が"1"を出力するとオン状態となり、対応するキャッシュメモリ6に接地電位GNDを供給する。そして、AND回路800が"0"を出力するとオフ状態となり、対応するキャッシュメモリ6への接地電位GNDの供給を停止する。

[0210]

バンク2,3に対応して設けられたトランジスタスイッチ805のそれぞれは、インバータ802が"0"を出力するとオン状態となり、対応するキャッシュメモリ6に電源電位VDDを供給する。そして、インバータ802が"1"を出力するとオフ状態となり、対応するキャッシュメモリ6への電源電位VDDの供給を停止する。

[0211]

バンク2,3に対応して設けられたトランジスタスイッチ806は、信号CSIZE[0]が"1"を示すとオン状態となり、対応するキャッシュメモリ6に接地電位GNDを供給する。そして、信号CSIZE[1]が"0"を示すとオフ状態となり、対応するキャッシュメモリ6への接地電位GNDの供給を停止する。

[0212]

バンク1に対応して設けられたトランジスタスイッチ805は、インバータ803が"0"を出力するとオン状態となり、バンク1のキャッシュメモリ6に電源電位VDDを供給する。そして、インバータ803が"1"を出力するとオフ状態となり、バンク1のキャッシュメモリ6への電源電位VDDの供給を停止する。

[0213]

バンク1に対応して設けられたトランジスタスイッチ806は、OR回路804が"1"を出力するとオン状態となり、バンク1のキャッシュメモリ6に接地電位GNDを供給する。そして、OR回路804が"0"を出力するとオフ状態となり、バンク1のキャッシュメモリ6への接地電位GNDの供給を停止する。

[0214]

なお、バンク0のキャッシュメモリ6には、常時電源電位VDDと接地電位GNDが供給されている。

[0215]

このような電源制御回路 8 を設けることによって、バンク制御回路 7 が選択したキャッシュメモリ6に電源が供給され、選択されなかったキャッシュメモリ6には電源が供給されない。具体的には、信号CSIZEが"00"を示すと、バンク制御回路 7 はバンク0のキャッシュメモリ6を選択する。このとき、電源制御回路 8のAND回路 8 0 0及びOR回路 8 0 4の出力はともに"0"を示し、インバータ 8 0 1~8 0 3の各出力は"1"を示す。従って、バンク1~7のキャッシュメモリ6へは電源電位 VDD及び接地電位 GNDが供給されない。その結果、バンク制御回路 7 によって選択されたバンク 0 のキャッシュメモリ6 のみに電源が供給される。

[0216]

また、信号CSIZEが"01"を示すと、バンク制御回路7はバンク0,1 のキャッシュメモリ6を選択する。このとき、電源制御回路8のAND回路80 0及びインバータ803の出力はともに"0"を示し、インバータ801,80 2及びOR回路804の各出力は"1"を示す。従って、バンク2~7のキャッシュメモリ6へは電源電位VDD及び接地電位GNDが供給されない。その結果、バンク制御回路7によって選択されたバンク0,1のキャッシュメモリ6のみに電源が供給される。

[0217]

また、信号CSIZEが"10"を示すと、バンク制御回路7はバンク0~3のキャッシュメモリ6を選択する。このとき、電源制御回路8のAND回路800及びインバータ802,803の各出力は"0"を示し、インバータ801及びOR回路804の出力はともに"1"を示す。従って、バンク4~7のキャッシュメモリ6へは電源電位VDD及び接地電位GNDが供給されない。その結果、バンク制御回路7によって選択されたバンク0~3のキャッシュメモリ6のみに電源が供給される。

[0218]

また、信号CSIZEが"11"を示すと、バンク制御回路7はすべてのキャッシュメモリ6を選択する。このとき、電源制御回路8のインバータ801~803の各出力は"0"を示し、OR回路804の出力は"1"を示す。従って、バンク制御回路7によって選択されたすべてのキャッシュメモリ6に電源が供給される。

[0219]

このように、キャッシュメモリ装置10に電源制御回路8を設けることによって、使用するキャッシュメモリ6だけに電源が供給されるため、キャッシュメモリ装置10の低消費電力化が図れる。

[0220]

なお、図1に示すキャッシュメモリ装置10では、最大で4種類のキャッシュ 容量を実現しているが、mビットの信号CSIZE(mは整数)と、(2^m-1)ビットの信号BIDを使用して、最大で2^m種類のキャッシュ容量を実現する ことができる。

[0221]

また、本実施の形態1では、バンク制御回路7のフリップフロップ709~716は、バンクデコーダ700のデータ出力とキャッシュメモリ6のデータ出力とを同期させるために設けられている。キャッシュメモリ6のデータ出力タイミングが本実施の形態1とは異なる場合には、フリップフロップ以外の回路を設けて、バンクデコーダ700のデータ出力とキャッシュメモリ6のデータ出力とを同期させても良い。

[0222]

また、本実施の形態1では、複数のキャッシュメモリ6のそれぞれのway数(連想度)を2つ(way0,way1)としたが、同じway数であることを前提に複数のキャッシュメモリ6のそれぞれのway数を1つにしても良いし、3つ以上にしても良い。

[0223]

実施の形態2.

図33は、本発明の実施の形態2に係るキャッシュメモリ装置の設計方法を示すフローチャートである。本実施の形態2では、上述の実施の形態1に係るキャッシュメモリ装置10の設計方法を提供する。

[0224]

図33に示されるように、まずステップs1において、N1個のキャッシュメモリ6と接続可能なバンク制御回路7と、キャッシュ周辺回路5とを設計する。

[0225]

N1の値は、ユーザーに提供するキャッシュ容量の範囲の最大値に応じて決定される。例えば、最大で16Kバイトのキャッシュ容量をユーザーに提供するのであれば、キャッシュメモリ6のデータメモリ634の容量が2Kバイトであるため、8つのキャッシュメモリ6と接続可能なバンク制御回路7を設計する。

[0226]

そして、ステップ s 2 において、ユーザーがキャッシュ容量 α 1 を要求すると 、ステップ 3 において、ステップ 1 で設計したバンク制御回路 7 及びキャッシュ 周辺回路 5 と、N 2 個のキャッシュメモリ 6 とを備えるキャッシュメモリ装置を設計する。ここで、N 2 \leq N 1 であって、N 2 の値はキャッシュ容量 α 1 に応じて決定される。例えば、ユーザーが要求するキャッシュ容量 α 1 が 8 K バイトであれば、N 2 の値は" 4"に設定される。

[0227]

ステップ s 3では、ステップ s 1で設計されているバンク制御回路 7 とキャッシュ周辺回路 5 とを備えるキャッシュメモリ装置 1 0 を設計するため、ステップ s 3では、バンク制御回路 7 とキャッシュ周辺回路 5 をあらためて設計する必要が無く、N 2 個のキャッシュメモリ 6 を設計する。

[0228]

そして、ステップ s 3 で設計されたキャッシュメモリ装置 1 0 を備えるマイクロプロセッサ 1 を設計し、キャッシュ容量 α 1 のマイクロプロセッサ 1 をユーザーに提供する。

[0229]

次にステップ s 4 において、ユーザーが要求するキャッシュ容量が変化し、ユーザーがキャッシュ容量 β 1 (\neq α 1) を要求すると、ステップ 5 において、ステップ 1 で設計したバンク制御回路 7 及びキャッシュ周辺回路 5 と、N 3 個のキャッシュメモリ 6 とを備えるキャッシュメモリ装置を設計する。ここで、N 3 \leq N 1 かつN 3 \neq N 2 であって、N 3 の値はキャッシュ容量 β 1 に応じて決定される。例えば、ユーザーが要求するキャッシュ容量 β 1 が 4 Kバイトであれば、N 3 の値は "2"に設定される。

[0230]

ステップ s 5では、ステップ s 1で設計されているバンク制御回路 7 とキャッシュ周辺回路 5 とを備えるキャッシュメモリ装置 1 0 を設計するため、ステップ s 5では、バンク制御回路 7 とキャッシュ周辺回路 5 をあらためて設計する必要が無く、N 3 個のキャッシュメモリ 6 を設計する。

[0231]

そして、ステップ s 5 で設計されたキャッシュメモリ装置 1 0 を備えるマイクロプロセッサ 1 を設計し、キャッシュ容量 β 1 のマイクロプロセッサ 1 をユーザ

ーに提供する。

[0232]

このように、本実施の形態2に係るキャッシュメモリ装置の設計方法では、キャッシュ容量を変更する際には、予め設計されたバンク制御回路7を備えるキャッシュメモリ装置10を設計している。従って、キャッシュ容量を変更する際には、バンク制御回路7をあらためて別個に設計する必要がない。従って、キャッシュ容量を変更する際に必要な設計変更が少なくて済む。

[0233]

また、本実施の形態2では、キャッシュ容量を変更する際には、予め設計されたキャッシュ周辺回路5を更に備えるキャッシュメモリ装置を設計している。従って、キャッシュ容量を変更する際には、キャッシュ周辺回路5をもあらためて別個に設計する必要がない。従って、キャッシュ容量を変更する際に必要な設計変更を更に低減することができる。

[0234]

実施の形態3.

図34は、本発明の実施の形態3に係るキャッシュメモリ装置の設計方法を示すフローチャートである。本実施の形態3では、実施の形態2とは異なる、実施の形態1に係るキャッシュメモリ装置10の設計方法を提供する。

[0235]

図34に示されるように、ステップs11において、ユーザーがキャッシュ容量 α 2を要求する。そして、ステップs12において、一般的なCADツールを用いて、キャッシュメモリ装置10を設計する。以下にステップs12について詳細に説明する。

[0236]

ステップ s 1 2 は、図 3 5 に示されるように、ステップ s 1 2 a \sim s 1 2 c t でで構成されている。まずステップ s 1 2 a において、N 1 1 個のキャッシュメモリ 6 を設計する。N 1 1 の値は、ユーザーが要求するキャッシュ容量 α 2 に応じて決定される。例えば、キャッシュ容量 α 2 が 8 K バイトであれば、N 1 1 の値は "4"に設定される。

[0237]

次に、ステップs12bにおいて、N11個のキャッシュメモリと接続可能なバンク制御回路7を設計し、ステップs12cにおいて、キャッシュ周辺回路5を設計する。

[0238]

そして、ステップ s 1 2 で設計されたキャッシュメモリ装置 1 0 を備えるマイクロプロセッサ 1 を設計して、キャッシュ容量 α 1 のマイクロプロセッサ 1 をユーザーに提供する。

[0239]

次にステップs13において、ユーザーが要求するキャッシュ容量が変化し、ユーザーがキャッシュ容量 β 2 ($\neq \alpha$ 2)を要求すると、ステップ14において、一般的なCADツールを用いてキャッシュメモリ装置10を設計する。以下にステップs14について詳細に説明する。

[0240]

ステップs14は、図36に示されるように、ステップs14a, s14bで構成されている。まずステップs14aにおいて、N12個のキャッシュメモリ6を設計する。ここでN12 \neq N11である。また、N12の値は、ユーザーが要求するキャッシュ容量 β 2に応じて決定される。例えば、ユーザーが要求するキャッシュ容量 β 2が16Kバイトであれば、N12の値は"8"に設定される。また、キャッシュ容量 β 2が4Kバイトであれば、N12の値は"2"に設定される。

[0241]

次に、ステップs14bにおいて、上述のステップs12bで設計したバンク制御回路7を設計変更して、N12個のキャッシュメモリ6に接続可能なバンク制御回路7を設計する。例えば、N11=4,N12=8であれば、上述の図27に示すバンク制御回路7を図5に示す回路に設計変更する。また、例えば、N11=4,N12=2であれば、図27に示すバンク制御回路7を図28に示す回路に設計変更する。

[0242]

このように、 $N12 \neq N11$ であれば、ステップ s12bで設計したバンク制御回路 7 を、N12 個のキャッシュメモリ 6 に接続可能な回路に設計変更する。

[0243]

また、ステップ s 1 4 で設計されるキャッシュメモリ装置 1 0 は、上述のステップ s 1 2 c で設計されたキャッシュ周辺回路 5 を備えている。従って、ステップ s 1 4 では、キャッシュ周辺回路 5 を設計する必要が無い。

[0244]

そして、ステップ s 14 で設計されたキャッシュメモリ装置 10 を備えるマイクロプロセッサ 1 を設計し、キャッシュ容量 β 2 のマイクロプロセッサ 1 をユーザーに提供する。

[0245]

このように本実施の形態3に係るキャッシュメモリ装置10の設計方法では、キャッシュ容量を変更する場合には、バンク制御回路7を設計変更するため、本実施の形態3のようにキャッシュ周辺回路5を設計変更する必要がないし、他の回路を追加する必要も無い。従って、キャッシュ容量を変更する際に必要な設計変更を低減できる。

[0246]

また、本実施の形態3では、キャッシュ容量を変更する際には、既に設計されたキャッシュ周辺回路5を備えるキャッシュメモリ装置10を設計しているため、キャッシュ容量を変更する際には、キャッシュ周辺回路5を設計する必要がない。従って、キャッシュ容量を変更する際に必要な設計変更が少なくて済む。

[0247]

なお、本実施の形態3では、N12<N11の場合にも、バンク制御回路7を 設計変更していたが、この場合には、上述の実施の形態2に係る設計方法のよう に、ステップs12bで設計したバンク制御回路7を備えるキャッシュメモリ装 置10をステップs14で設計することによって、ステップs14でバンク制御 回路7を設計変更しなくても良い。つまり、N12>N11の場合にだけバンク 制御回路7を設計変更しても良い。

[0248]

また、図37に示されるように、ステップ s 1 1 の前にステップ s 2 1 を実行しても良い。

[0249]

ステップ s 2 1 において、バンク制御回路 7 が接続可能なキャッシュメモリ 6 の総数に対応したメモリ容量をパラメータとして、バンク制御回路 7 に関する設計データをハードウェア記述言語で予め記述しておく。

[0250]

次にステップ s 12 b において、N11 の値に対応したメモリ容量を論理合成時に上記パラメータに代入して、N11 個のキャッシュメモリ 6 に接続可能なバンク制御回路 7 を設計する。例えば、N11=4 の場合、上記パラメータに 8 K バイト(=2 K バイト×4)を入力する。

[0251]

そして、ステップ s 1 4 b において、N 1 2 の値に対応したメモリ容量を論理 合成時に上記パラメータに代入して、ステップ s 1 2 b で設計されたバンク制御 回路 7 を設計変更する。例えば、N 1 2 = 8 の場合には、上記パラメータに 1 6 Kバイト (= 2 Kバイト× 8) を代入する。

[0252]

このように、バンク制御回路7が接続可能なキャッシュメモリ6の総数に対応 したメモリ容量をパラメータとして、バンク制御回路7に関する設計データをハ ードウェア記述言語で記述することによって、バンク制御回路の設計変更が間単 にできる。

[0253]

実施の形態4.

図39は本発明の実施の形態4に係るマイクロプロセッサの設計方法を示すフローチャートである。

[0254]

上述の実施の形態1では、マイクロプロセッサ1にバンク0のキャッシュメモリ6しか設けられない場合であっても、図24に示されるように、キャッシュメモリ6は、バンク制御回路7を介してバス制御回路3やキャッシュ周辺回路5に

接続されていた。

[0255]

しかしながら、マイクロプロセッサ1にバンク0のキャッシュメモリ6しか設けられない場合には、図38に示されるように、バンク制御回路7を介さずにバンク0のキャッシュメモリ6をバス制御回路3やキャッシュ周辺回路5に直接接続することができる。具体的には、図38に示すマイクロプロセッサ1は以下のようにして得られる。

[0256]

図24に示されるマイクロプロセッサ1において、バンク0のキャッシュメモリ6のバンク0リードデータB0RDを出力する出力端子と、キャッシュ周辺回路5のメモリードデータMRDが入力されていた入力端子とを直接接続し、バス制御回路3のキャッシュメモリ制御信号CMCNTを出力する出力端子と、バンク0のキャッシュメモリ6のバンク0制御信号B0CNTが入力されていた入力端子とを直接接続する。また、バンク0のキャッシュメモリ6のバンク0ステータスリードデータB0SRDを出力する出力端子と、バス制御回路3のステータスリードデータSRDが入力されていた出力端子とを直接接続する。

[0257]

なお、キャッシュメモリ6をバス制御回路3やキャッシュ周辺回路5に直接接続する場合であっても、キャッシュメモリ6の追加を簡単にするために、図38に示されるように、キャッシュメモリ装置10にバンク制御回路7を設けておく

[0258]

このように、バンク0のキャッシュメモリ6を、バンク制御回路7を介さずに、バス制御回路3及びキャッシュ周辺回路5に直接接続することによっても、2 Kバイトのキャッシュ容量を実現できる。そして、バンク0のキャッシュメモリ6を、バス制御回路3及びキャッシュ周辺回路5に直接接続した場合には、バンク0のキャッシュメモリ6により高速にアクセスできる。

[0259]

そこで、本実施の形態4に係るマイクロプロセッサの設計方法では、図39に

示されるように、まずステップ s 3 0 において、一般的なCADツールを用いて、バンク 0 のキャッシュメモリ 6、バンク制御回路 7、キャッシュ周辺回路 5 及びバス制御回路 3 の配置設計を行う。

[0260]

次に、ステップ s 3 1 において、ステップ s 3 0 で設計された配置で、バンク 0 のキャッシュメモリをバス制御回路 3 及びキャッシュ周辺回路 5 に直接接続する第 1 の配線パターンを設計する。そして、ステップ s 3 2 において、ステップ s 3 0 で設計された配置で、バンク 0 のキャッシュメモリ 6 をバンク制御回路 7 を介してバス制御回路 3 及びキャッシュ周辺回路 5 に接続する第 2 の配線パターンを設計する。

[0261]

このように、第1,2の配線パターンを設計することによって、バンク0のキャッシュメモリ6とバス制御回路3及びキャッシュ周辺回路5とが直接接続されるマイクロプロセッサ1と、バンク0のキャッシュメモリとバス制御回路3及びキャッシュ周辺回路5とがバンク制御回路7を介して接続されるマイクロプロセッサ1とを簡単に設計することができる。

[0262]

従って、バンク〇のキャッシュメモリ6のみを備えるマイクロプロセッサ1を 設計する際には、ステップs31で設計した第1の配線パターンを使用し、複数 のキャッシュメモリ6を備えるマイクロプロセッサ1を設計する際には、ステッ プs32で設計した第2の配線パターンを使用することによって、キャッシュ容 量を変更する際の設計変更を少なくすることができる。

[0263]

そして、キャッシュメモリ6が一つの場合には、バンク制御回路7を介さずに キャッシュメモリ6にアクセスすることができるため、キャッシュメモリ6に高 速にアクセスできる。

[0264]

また、第1の配線パターンから第1の配線マスクを製作し、第2の配線パターンから第2の配線マスクを製作することによって、使用する配線マスクを変更す

るだけで、バンク 0 のキャッシュメモリ 6 をバス制御回路 3 及びキャッシュ周辺回路 5 に直接接続したり、バンク 0 のキャッシュメモリをバンク制御回路 7 を介してバス制御回路 3 及びキャッシュ周辺回路 5 に接続することができる。

[0265]

【発明の効果】

この発明に係るバンク制御回路によれば、キャッシュ容量を示す信号に基づいて、キャッシュメモリを選択することができるため、当該信号が示す容量を変化させることによって、簡単に、複数種類のキャッシュ容量を実現することができる。従って、キャッシュ容量変更の際に必要な設計変更を低減できる。

[0266]

また、この発明に係るキャッシュメモリ装置の設計方法によれば、第1,2のキャッシュメモリ装置は、工程(a)で設計されたバンク制御回路を備えるため、第1,2のキャッシュメモリ装置を設計する際に、バンク制御回路を別個に設計する必要が無い。従って、キャッシュメモリ容量を変更する際に必要な設計変更を低減できる。

[0267]

また、この発明に係る他のキャッシュメモリ装置の設計方法によれば、キャッシュメモリの数が、バンク制御回路に接続可能な数よりも大きい場合には、バンク制御回路を設計変更するため、その他の周辺回路を設計変更する必要が無い。 従って、キャッシュ容量を変更する際に必要な設計変更を低減できる。

[0268]

また、この発明に係るマイクロプロセッサの設計方法によれば、第1,2の配線パターンを設計することによって、キャッシュメモリと制御回路とが直接接続されるマイクロプロセッサと、キャッシュメモリと制御回路とがバンク制御回路を介して接続されるマイクロプロセッサとを簡単に設計することができる。従って、一つのキャッシュメモリのみを備えるマイクロプロセッサを設計する際には、工程(a)で設計した第1の配線パターンを使用し、複数のキャッシュメモリを備えるマイクロプロセッサを設計する際には、工程(b)で設計した第2の配線パターンを使用することによって、キャッシュ容量を変更する際の設計変更を

低減できる。

【図面の簡単な説明】

- 【図1】 本発明の実施の形態1に係るマイクロプロセッサの構成を示すブロック図である。
- 【図2】 本発明の実施の形態1に係るバス制御回路とキャッシュ周辺回路 との接続関係を示す図である。
- 【図3】 本発明の実施の形態1に係るバンク制御回路とキャッシュメモリ との接続関係を示す図である。
 - 【図4】 キャッシュアドレスの構成を示す図である。
- 【図5】 本発明の実施の形態1に係るバンク制御回路の構成を示すブロック図である。
- 【図6】 信号CSIZEと、信号BIDと、バンクn選択信号との関係を 示す図である。
- 【図7】 本発明の実施の形態1に係るキャッシュメモリの構成を示すブロック図である。
- 【図8】 本発明の実施の形態1に係るキャッシュ周辺回路の構成を示すブロック図である。
- 【図9】 本発明の実施の形態1に係るマイクロプロセッサの動作を示すタ イミングチャートである。
- 【図10】 本発明の実施の形態1に係るマイクロプロセッサの動作を示す タイミングチャートである。
- 【図11】 本発明の実施の形態1に係るマイクロプロセッサの動作を示す タイミングチャートである。
- 【図12】 本発明の実施の形態1に係るマイクロプロセッサの動作を示す タイミングチャートである。
- 【図13】 本発明の実施の形態1に係るマイクロプロセッサの動作を示す タイミングチャートである。
- 【図14】 本発明の実施の形態1に係るマイクロプロセッサの動作を示す タイミングチャートである。

- 【図15】 本発明の実施の形態1に係るマイクロプロセッサの動作を示す タイミングチャートである。
- 【図16】 本発明の実施の形態1に係るマイクロプロセッサの動作を示す タイミングチャートである。
- 【図17】 本発明の実施の形態1に係るマイクロプロセッサの動作を示す タイミングチャートである。
- 【図18】 本発明の実施の形態1に係るマイクロプロセッサの動作を示す タイミングチャートである。
- 【図19】 本発明の実施の形態1に係るマイクロプロセッサの動作を示す タイミングチャートである。
- 【図20】 本発明の実施の形態1に係るマイクロプロセッサの動作を示す タイミングチャートである。
- 【図21】 本発明の実施の形態1に係るマイクロプロセッサの動作を示す タイミングチャートである。
- 【図22】 本発明の実施の形態1に係るマイクロプロセッサの構成を示す ブロック図である。
- 【図23】 本発明の実施の形態1に係るマイクロプロセッサの構成を示す ブロック図である。
- 【図24】 本発明の実施の形態1に係るマイクロプロセッサの構成を示すブロック図である。
- 【図25】 本発明の実施の形態1に係るマイクロプロセッサの構成を示す ブロック図である。
- 【図26】 本発明の実施の形態1に係るマイクロプロセッサの構成を示す ブロック図である。
- 【図27】 本発明の実施の形態1に係るバンク制御回路の構成を示すブロック図である。
- 【図28】 本発明の実施の形態1に係るバンク制御回路の構成を示すブロック図である。
 - 【図29】 信号CSIZEと、信号BIDと、バンクn選択信号との関係

を示す図である。

【図30】 信号CSIZEと、信号BIDと、バンクn選択信号との関係を示す図である。

【図31】 本発明の実施の形態1に係るマイクロプロセッサの構成を示すブロック図である。

【図32】 本発明の実施の形態1に係る電源制御回路の構成を示すブロック図である。

【図33】 本発明の実施の形態2に係るキャッシュメモリ装置の設計方法 を示すフローチャートである。

【図34】 本発明の実施の形態3に係るキャッシュメモリ装置の設計方法 を示すフローチャートである。

【図35】 本発明の実施の形態3に係るキャッシュメモリ装置の設計方法 を示すフローチャートである。

【図36】 本発明の実施の形態3に係るキャッシュメモリ装置の設計方法 を示すフローチャートである。

【図37】 本発明の実施の形態3に係るキャッシュメモリ装置の設計方法 を示すフローチャートである。

【図38】 本発明の実施の形態1に係るマイクロプロセッサの変形例の構成を示すブロック図である。

【図39】 本発明の実施の形態4に係るマイクロプロセッサの設計方法を 示すフローチャートである。


【符号の説明】

1 マイクロプロセッサ、3 バス制御回路、4 メインメモリ、5 キャッシュ周辺回路、6 キャッシュメモリ、7,7b,7c バンク制御回路、8 電源制御回路、10 キャッシュメモリ装置、500,502 比較器、601 way0タグメモリ、602 way1タグメモリ、603 way0データメモリ、604 way1データメモリ。

【書類名】

図面


【図1】




1:マイクロプロセッサ

10:キャッシュメモリ装置


【図2】




【図3】



【図4】




【図5】




【図6】

	_		_	_		_				_	_	_		_				_		_	_		_	_	_	_		_			_	
バンク7 選択信号	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	_
バンク6 選択信号	0	0	0	0	0 .	0	0	0	0	. 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0
バンク5 選択信号	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		0	0
バンク4 選択信号	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	. 0	0	1	0	0	0
バンク3 選択信号	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		0	0	0		0	0	0		0	0	0	0
バンク2 選択信号	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0 .	_	0	0	0		0	0	0	1	0	0	0	0	0
バング1 選択信号	0	0	0	0	0	0	0	0	0	ţ.	0	1	0		0	1	0	1	0	0	0	1	0	0	0		0	0	0	0	0	0
バンク0 選択信号	-	1		,	-	,				0		0	•	0		0	1	0	0	0		0	0	0	1	0	0	0	0	0	0	0
CSIZE BID	000					Щ	000	100	010	011	100	101	110	111	000	100	010		100	101	110	111										
S		60 60				t t				E																						

【図7】




【図8】




500,502:比較器


【図9】




【図10】




【図11】




【図12】




【図13】




【図14】









【図16】




【図17】




【図18】




【図19】









【図21】




【図22】




【図23】




【図24】




【図25】




【図26】



【図27】



【図28】




【図29】

CSIZE	BID	パンク0 選択信号	バンク1 選択信号	パンク2 選択信号	パンク3 選択信号
	000	1	0	0	0
	001	1	0	0	0
	010	1	0	0	0
00	011	1	0	0	0
00	100	1	0	0	0
	101	1	0	0	0
1	110	1	0	0	0
	111	1	0	0	0
	000	1	0	0	0
	001	0	1	0	0
1	010	11	0	0	0
01	011	0	1	0	0
"	100	1	0	0	0
	101	0	11	0	0
1	110	1	0	0	0
	111	0	1	0	0
	000	1	0	0	0
	001	0	1	0	0
	010	0	00	1	0
10	011	0	0	0	11
l '`	100	1	0	0	0
	101	0	1	0	0
	110	0	0	1	0
	111	0	0	0	11


【図30】

CSIZE	BID	パンク0 選択信号	パンク1 選択信号
	000	1	0
	001	1	0
1	010	1	0
00	011	1	0
00	100	1	0
	101	1	0
	110	1	0
	111	1	0
	000	1	0
	001	0	1
	010	1	0
01	011	0	11
	100	1	0
	101	0	11
	110	1	0
L	111	0	1


【図31】




【図32】




【図33】




【図34】




【図35】




【図36】




【図37】



【図38】







【書類名】 要約書

【要約】

【課題】 キャッシュ容量を変更する際に必要となる設計変更を低減することが可能な技術を提供する。

【解決手段】 バンク制御回路7には複数のキャッシュメモリ6が接続されている。バンク制御回路7は、キャッシュ容量を示す信号CSIZEに基づいて、複数のキャッシュメモリ6から少なくとも一つのキャッシュメモリ6を選択し、選択したキャッシュメモリ6へのバス制御回路3からのアクセスを許可する。従って、信号CSIZEの値を変更することによって、キャッシュ容量を変更できる

【選択図】 図1



出願人履歴情報

識別番号 [00006613]

1. 変更年月日 1990年 8月24日

[変更理由] 新規登録

住 所 東京都千代田区丸の内2丁目2番3号

氏 名 三菱電機株式会社